Luận án Nghiên cứu bộ nghịch lưu ba pha ba bậc hình T với khả năng tăng áp và chịu được lỗi

BỘ GIÁO DỤC VÀ ĐÀO TẠO 
TRƯỜNG ĐẠI HỌC SƯ PHẠM KỸ THUẬT 
THÀNH PHỐ HỒ CHÍ MINH 
ĐỖ ĐỨC TRÍ 
NGHIÊN CỨU BỘ NGHỊCH LƯU BA PHA BA BẬC 
HÌNH T VỚI KHẢ NĂNG TĂNG ÁP VÀ CHỊU ĐƯỢC LỖI 
 Tập 1 
LUẬN ÁN TIẾN SĨ 
NGÀNH: KỸ THUẬT ĐIỆN TỬ 
MÃ SỐ: 92520203 
Tp. Hồ Chí Minh, tháng 09/2020 
 CÔNG TRÌNH ĐƯỢC HOÀN THÀNH TẠI 
TRƯỜNG ĐẠI HỌC SƯ PHẠM KỸ THUẬT 
THÀNH PHỐ HỒ CHÍ MINH 
 Người hướng dẫn khoa học 1: TS. NGUYỄN MINH KHAI 
(Ghi rõ họ, tên, chức danh khoa học, học vị và chữ ký) 
 Người hướng dẫn khoa học 2: TS. QUÁCH THANH HẢI 
(Ghi rõ họ, tên, chức danh khoa học, học vị và chữ ký) 
Luận án tiến sĩ được bảo vệ trước 
HỘI ĐỒNG CHẤM BẢO VỆ LUẬN ÁN TIẾN SĨ 
TRƯỜNG ĐẠI HỌC SƯ PHẠM KỸ THUẬT, 
Ngày 26 tháng 09 năm 2020 
Trang i 
LÝ LỊCH CÁ NHÂN 
I. LÝ LỊCH SƠ LƯỢC: 
Họ & tên: Đỗ Đức Trí Giới tính: Nam 
Ngày, tháng, năm sinh: 27/04/1973 Nơi sinh: Sài Gòn 
Quê quán: Trà Vinh Dân tộc: Kinh 
Học vị cao nhất: Thạc sỹ Năm, nước nhận học vị: 
2013 
Đơn vị công tác: Khoa Điện – Điện Tử 
Chỗ ở riêng hoặc địa chỉ liên lạc: 171/12, Lê Văn Việt, Phường Hiệp Phú, Quận 9, 
Tp. Hồ Chí Minh 
Điện thoại liên hệ: CQ: +84 28 38960985 DĐ: 0903666073 
Email: tridd@hcmute.edu.vn 
II. QUÁ TRÌNH ĐÀO TẠO 
1. Đại học: 
Hệ đào tạo: 
Nơi đào tạo: Đại học Sư phạm Kỹ thuật TP. Hồ Chí Minh 
Ngành học: Kỹ thuật điện-điện tử 
Nước đào tạo: Việt nam Năm tốt nghiệp: 1999 
2. Sau đại học: 
Thạc sỹ chuyên ngành: Kỹ thuật điện tử Năm cấp bằng: 2013 
Trang ii 
Nơi đào tạo: Đại học Sư phạm kỹ thuật Tp. HCM 
3. Ngoại ngữ Tiếng Anh: B2 
III. QUÁ TRÌNH CÔNG TÁC CHUYÊN MÔN 
Thời gian Nơi công tác Vai trò 
2003 đến nay 
Khoa Điện – Điện Tử, trường Đại 
học Sư phạm kỹ thuật TP. Hồ Chí 
Minh 
Giảng viên 
Trang iii 
LỜI CAM ĐOAN 
Tôi cam đoan đây là công trình nghiên cứu của tôi. Các số liệu, kết quả nêu trong 
luận án là trung thực và chưa từng được ai công bố trong bất kỳ công trình nào khác. 
Tp. Hồ Chí Minh, ngày 25 tháng 9 năm 2020 
 Tác giả luận án 
 Đỗ Đức Trí 
Trang iv 
LỜI CẢM ƠN 
Tác giả xin bày tỏ lòng biết ơn sâu sắc đến thầy TS. Nguyễn Minh Khai - Đại học 
kỹ thuật Qeensland Úc - Trường đại học Sư phạm Kỹ thuật TP. HCM và thầy TS. 
Quách Thanh Hải - Trường đại học Sư phạm Kỹ thuật TP. HCM đã tận tình hướng 
dẫn và giúp đỡ tôi trong suốt quá trình nghiên cứu, thực hiện luận án. 
Tác giả cũng xin chân thành cảm ơn Ban giám hiệu Trường Đại học Sư phạm Kỹ 
thuật thành phố Hồ Chí Minh, Phòng Đào tạo -bộ phận quản lý sau đại học, các thầy, 
cô thuộc Khoa Điện – Điện Tử và các đồng nghiệp trong trường đã tạo điều kiện, 
giúp đỡ tôi trong quá trình thực hiện luận án. 
Cảm ơn gia đình đã chia sẻ, gánh vác công việc để tôi yên tâm nghiên cứu và thực 
hiện luận án. 
Nghiên cứu sinh 
 Đỗ Đức Trí 
Trang v 
TÓM TẮT 
Trong những năm gần đây, cấu hình nghịch lưu hình T ba pha ba bậc truyền thống 
được ứng dụng rất phổ biến so với nghịch lưu hai bậc. Bởi vì, nghịch lưu hình T ba 
pha ba bậc truyền thống có nhiều ưu điểm như: chất lượng điện năng tốt hơn, yêu cầu 
bộ lọc ngõ ra AC nhỏ hơn, điện áp đặt trên các khóa công suất nhỏ hơn và điện áp 
ngõ ra cao hơn so với nghịch lưu hai bậc. Tuy nhiên, cấu hình nghịch lưu hình T ba 
pha ba bậc truyền thống là bộ chuyển đổi giảm áp. Mặt khác, để tạo ra điện áp ngõ ra 
cao từ điện áp ngõ vào thấp, một bộ DC-DC tăng áp cần phải được lắp đặt phía trước 
bộ nghịch lưu, lúc này, bộ nghịch lưu 3 bậc hình T truyền thống làm việc như bộ 
chuyển đổi hai chặng. Ngoài ra, trạng thái ngắn mạch (hai khóa công suất trên một 
nhánh pha có thể được đóng trong cùng thời điểm) là bị cấm trong nghịch lưu truyền 
thống. Nghịch lưu nguồn Z ba bậc (được gọi là bộ chuyển đổi công suất một chặng 
với khả năng tăng giảm điện áp và chịu đựng ngắn mạch) được đề xuất để khắc phục 
hạn chế của nghịch lưu ba bậc truyền thống. Tuy nhiên, bất lợi của cấu hình này là 
dòng điện ngõ vào không liên tục dẫn đến việc hạn chế cho các ứng dụng trong hệ 
thống PV và Pin nhiên liệu. 
Để giải quyết những bất lợi của các bộ nghịch lưu nguồn Z ba bậc, các bộ nghịch 
lưu tựa nguồn Z ba bậc được đề xuất. Cấu hình nghịch lưu tựa nguồn Z ba bậc có vài 
ưu điểm như: điện áp đặt trên các phần tử công suất thấp và dòng điện ngõ vào liên 
tục. Tuy nhiên, cấu hình nghịch lưu tựa nguồn Z ba bậc sử dụng nhiều phần tử thụ 
động điều này làm gia tăng trọng lượng, kích thước và tổn hao của hệ thống nghịch 
lưu. 
Nhằm cải thiện các nhược điểm nêu trên, cấu hình nghịch lưu tăng áp tựa khóa 
chuyển mạch ba bậc hình T và giải thuật điều chế độ rộng xung (pulse width 
modulation - PWM) được đề xuất với những tính năng theo sau: 
˗ Giảm độ gợn sóng dòng điện ngõ vào so với cấu hình tương tự; 
˗ Độ lợi điện áp cao so với cấu hình tương tự; 
˗ Chỉ số điều chế cao so với cấu hình tương tự. 
Trang vi 
Trong quá trình hoạt động, bộ nghịch lưu tạo ra điện áp common mode (CMV), 
quá trình này là nguyên nhân chính dẫn đến nhiều vấn đề bất lợi cho bộ nghịch lưu 
như: dòng rò, điện áp trục trong các ứng dụng điều khiển động cơ cũng như nhiễu 
điện từ. 
Để giải quyết vấn đề điện áp common mode của cấu hình nghịch lưu tăng áp tựa 
khóa chuyển mạch ba bậc hình T, giải thuật điều chế độ rộng xung (pulse width 
modulation - PWM) với khả năng triệt tiêu điện áp common mode được đề xuất. 
Tính ổn định và độ tin cậy của các bộ nghịch lưu rất quan trọng trong hệ thống 
phân phối công suất như là: hệ thống cung cấp điện không ngắt UPS, hệ thống y tế 
công suất cao và hệ thống chuyển đổi năng lượng kết nối lưới. Trong thực tế, lỗi các 
thiết bị đóng/ngắt thường được chia thành hai loại, là lỗi ngắn mạch hoặc lỗi hở mạch. 
Sự kết hợp giữa cầu chì nhanh kết nối nối tiếp với các nhánh công suất của nghịch 
lưu dẫn đến lỗi ngắn mạch trở thành lỗi hở mạch. 
Để đảm bảo tính ổn định và độ tin cậy của cấu hình nghịch lưu tăng áp tựa khóa 
chuyển mạch ba bậc hình T, giải thuật điều chế độ rộng xung (pulse width modulation 
- PWM) được đề xuất với những tính năng theo sau: 
˗ Cải tiến thông số điều khiển so với cấu hình tương tự; 
˗ Khả năng hoạt động ở điều kiện bình thường và điều kiện lỗi; 
˗ Giảm điện áp đặt trên các khóa công suất so với cấu hình tương tự. 
 Ngoài ra, phần mềm PSIM và mô hình thực nghiệm được thực hiện để kiểm 
chứng nguyên lý hoạt động của cấu hình nghịch lưu tăng áp tựa khóa chuyển mạch 
ba bậc hình T với khả năng triệt tiêu điện áp common mode và chịu lỗi hở mạch các 
khóa công suất. 
Trang vii 
ABSTRACT 
In recent years, the traditional three-phase three-level T-type inverter topology 
has been used very commonly compared to the two-level inverter topology. Because 
the traditional three-phase three-level T-type inverter has many advantages such as 
better power quality, smaller output AC filter requirement, lower voltage stress across 
the inverter switches, and higher output voltage compared to the two-level inverter. 
However, the traditional three-phase three-level T-type inverter is only a buck 
converter. On the other hand, to create a high output voltage from a low input voltage, 
a DC-DC boost converter needs to be installed in front of the inverter which the 
traditional three-level T-type inverter will work as a two-stage converter. Besides, a 
shoot-through mode, where both the upper and lower switches in the same leg can be 
switched on at the same time, is forbidden in the traditional inverter. The three-level 
Z-source inverter topology, known as a single-stage power converter with a buck-
boost capability and ST immune, is proposed to overcome the limitation of the 
traditional three-level inverter. However, the disadvantage of this topology is to have 
the discontinuous input current which results in the limitation of applications in PV 
and fuel cell systems. 
To overcome the disadvantages of the three-level Z-source inverters, the three-
level quasi Z-source inverters are proposed. The quasi Z-source inverter topology has 
some advantages such as low voltage stress on power switches and continuous input 
current. However, the three-level quasi Z-source inverter topology uses a large 
number of passive components that increase the weight, size, and loss of the inverter 
system. 
To improve the aforementioned disadvantages, the three-level quasi switched 
boost T-type inverter topology and PWM algorithm is proposed with the following 
features: 
˗ The input current ripple is reduced compared with the similar topology; 
˗ High voltage gain compared with the similar topology; 
˗ High modulation index compared with the similar topology. 
Trang viii 
During its operation, the inverter generates the common-mode voltage (CMV), 
which causes a lot of disadvantage problems for inverter, such as bearing currents 
and shaft voltage in motor drives applications as well as electromagnetic interference. 
To address the common-mode voltage problems of the three-level quasi switched 
boost T-type inverter topology, the PWM algorithm with the ability to eliminate 
common-mode voltage is proposed. 
The stability and reliability of the inverters are important in power distribution 
systems such as UPS, high-power medical instruments, and grid-connected 
renewable energy conversion systems. In fact, switching device faults are usually 
classified as either a short-circuit switch fault or an open-circuit switch fault. The 
combination of the fast fuses connected in series with the power switch legs of the 
inverter results in converting the short-circuit switch fault into the open-circuit switch 
fault. 
To ensure the stability and reliability of the three-level quasi switched boost T-
type inverter topology, the PWM algorithm is proposed with the following features: 
˗ Improving control parameters in comparison with the similar topology; 
˗ Having the ability to operate in normal and fault modes; 
˗ Reducing voltage stress in power semiconductors in comparison with the 
similar topology. 
In addition, a PSIM software and a prototype is implemented to verify the 
operating principle of the three-level quasi switched boost T-type inverter topology 
with the ability to eliminate common-mode voltage and to tolerate open-circuit fault 
of the power switches. 
Trang ix 
MỤC LỤC 
LỜI CAM ĐOAN .................................................................................................. iii 
TÓM TẮT ............................................................................................................... v 
ABSTRACT .......................................................................................................... vii 
MỤC LỤC ............................................................................................................. ix 
DANH SÁCH CÁC CHỮ VIẾT TẮT .................................................................. xiii 
CÁC KÝ HIỆU ..................................................................................................... xv 
DANH SÁCH HÌNH ............................................................................................ xvi 
DANH SÁCH BẢNG ........................................................................................... xxi 
MỞ ĐẦU ................................................................................................................ 1 
1. Tính cấp thiết của đề tài ....................................................................................... 1 
2. Mục tiêu nghiên cứu của luận án ......................................................................... 5 
3. Đối tượng và phạm vi nghiên cứu ........................................................................ 6 
4. Cách tiếp cận và phương pháp nghiên cứu ........................................................... 6 
a. Cách tiếp cận ....................................................................................................... 6 
b. Lựa chọn phương pháp nghiên cứu ...................................................................... 6 
5. Đóng góp mới về mặt khoa học dự kiến và ý nghĩa thực tiễn của luận án ............ 7 
a. Đóng góp mới dự kiến về mặt khoa học của luận án ............................................ 7 
b. Ý nghĩa thực tiễn của luận án ............................................................................... 7 
6. Cấu trúc dự kiến của luận án ................................................................................ 8 
Chương 1: Tổng quan nghịch lưu tăng áp, triệt tiêu điện áp common mode và khả 
năng chịu lỗi hở mạch các khóa công suất ............................................................... 9 
1.1. Quá trình phát triển nguồn năng lượng tái tạo. .................................................. 9 
1.2. Khái quát về nghịch lưu tăng áp ...................................................................... 11 
1.3. Khái quát về kỹ thuật điều chế xung bằng vector không gian .......................... 12 
1.4. Khái quát về nghịch lưu tăng áp với khả năng chịu lỗi .................................... 13 
Chương 2: phân tích toán học nghịch lưu tăng áp, điện áp common mode và khả năng 
chịu lỗi hở mạch các khóa công suất ...................................................................... 16 
2.1. Cở sở lý thuyết về nghịch lưu tăng áp tựa khóa chuyển mạch 3 bậc hình T ..... 16 
2.1.1. Cấu hình nghịch lưu truyền thống ................................................................ 16 
Trang x 
2.1.2. Bộ nghịch lưu nguồn -Z ............................................................................... 18 
2.1.3. Bộ nghịch lưu hình T 3 bậc tựa nguồn Z (3L-qZST2I) ................................. 19 
2.1.4. Cấu hình nghịch lưu tăng áp tựa khóa chuyển mạch ba bậc NPC (3L-NPC- 
qSBT2I). ................................................................................................................ 21 
2.2 Cở sở lý thuyết về kỹ thuật SVPWM ............................................................... 25 
2.3 Cở sở lý thuyết về nghịch lưu tăng áp với khả năng chịu lỗi ............................ 28 
2.3.1. Giải pháp tái cấu hình bằng phần cứng. ........................................................ 29 
2.3.2. Giải pháp tái cấu hình bằng giải thuật. ......................................................... 29 
Chương 3: Nghịch lưu tăng áp tựa khóa chuyển mạch ba bậc hình T ..................... 33 
3.1. Cấu hình nghịch lưu tăng áp tựa khóa chuyển mạch ba bậc hình T (3L-qSBT2I) . 
 ........................................................................................................................ 33 
3.1.1 Sơ đồ và nguyên lý của 3L-qSBT2I ............................................................... 33 
3.1.2 Nguyên lý hoạt động của 3L-qSBT2I ............................................................ 34 
3.1.2.1 Trạng thái không ngắn mạch (NST) ........................................................... 35 
3.1.2.2 Trạng thái ngắn mạch (ST) ....................................................................... ... tion of a fault-tolerant three-level T-type 
inverter,” IEEE Trans. Ind. Appl., vol. 53, no. 5, pp. 4613–4623, Sep./Oct. 2017. 
[76] L. Bin and S. K. Sharma, "A literature review of IGBT fault diagnostic and 
protection methods for power inverters", IEEE Trans Ind. Appl., vol. 45, no. 5, pp. 
1770-1777, Sep./Oct. 2009. 
 [77] S. Ceballos, J. Pou, E. Robles, I. Gabiola, J. Zaragoza, J. L. Villate, et al., 
"Three-level converter topologies with switch breakdown fault-tolerance 
capability", IEEE Trans. Ind. Electron., vol. 55, no. 3, pp. 982-995, Mar. 2008. 
 Trang 118 
[78] B. Lu, and S. Sharma, “A literature review of IGBT fault diagnostic and 
protection methods for power inverters,” IEEE Trans. Ind. Appl., vol. 45, no. 5, pp. 
1770-1777, Sep/Oct. 2009. 
[79] M. Naidu, S. Gopalakrishnan, and T. W. Nehl, “Fault-tolerant permanent 
magnet motor drive topologies for automotive X-by-wire systems,” IEEE Trans. 
Ind. Appl., vol. 46, no. 2, pp. 841-848, Mar./Apr. 2010. 
[80] U. M. Choi, H. G. Jeong, K. B. Lee, and F. Blaabjerg, “Method for detecting 
an open-switch fault in a grid-connected NPC inverter system,” IEEE Trans. Ind. 
Electron, vol. 27, no. 6, pp. 2726-2739, Jun. 2012. 
[81] U. M. Choi, K. B. Lee, and F. Blaabjerg, “Diagnosis and tolerant strategy of an 
open-switch fault for T-type three-level inverter systems,” IEEE Trans. Ind. Appl., 
vol. 50, no. 1, pp. 495-508, Feb. 2014. 
[82] F. Gao, P. C. Loh, F. Blaabjerg, D. M. Vilathgamuwa, “Dual Z-source inverter 
with three-level reduced common-mode switching,” IEEE Trans. Ind. Appl., vol. 
43, no. 6, pp. 1597-1608, Nov./Dec. 2007. 
[83] V. F. Pires, A. Cordeiro, D. Foito, and J. F. Martins, “Quasi-Z-source inverter 
with a T-type converter in normal and failure mode,” IEEE Trans. Power Electron., 
vol. 31, no. 11, pp. 7462–7470, Nov. 2016. 
[84] M. Sahoo, Si. Keerthipati, “Fault-tolerant three-level boost inverter with 
reduced source and LC count,” IET Power Electron., vol. 11, pp. 399– 405, Fed. 
2018. 
[85] A. Cordeiro, J. Palma, J. Maia, and M. Resende, “Fault-tolerant design of a 
classical voltage-source inverter using Z-source and standby redundancy,” in Proc. 
International Conference on Electrical Power Quality and Utilization (EPQU), 
2011, pp. 1-6. 
[86] F. Gao, P. C. Loh, F. Blaabjerg, and D. M. Vilathgamuwa, “Performance 
evaluation of three-level Z-source inverters under semiconductor-failure 
conditions,” IEEE Trans. Ind. Appl., vol. 45, no. 3, pp. 971-981, May/Jun. 2009. 
[87] IEC 61000-4-30: 2015. Testing and Measuring Techniques—Power Quality 
Measurement Methods; IEC: Geneva, Switzerland, 2015. 
 Trang 119 
PHỤ LỤC 
Phụ lục 1.1 
Sơ đồ mô phỏng nghịch lưu tăng áp tựa khóa chuyển mạch ba bậc hình T 
a) Sơ đồ mô phỏng khối công suất của nghịch lưu tăng áp tựa khóa chuyển mạch 
ba bậc hình T. 
b) Sơ đồ mô phỏng khối điều khiển của nghịch lưu tăng áp tựa khóa chuyển 
mạch ba bậc hình T. 
Chương trình điều khiển cho nghịch lưu tăng áp tựa khóa chuyển mạch ba bậc 
hình T cho pha A: 
double vsina,vsina_,vcar,Sa1,Sa2,Sa3,Sa4,vsh,vsl,s1,s0,sp,vcar90, vcar4, vsh1, 
vsl1, sp1,sn, sn1; 
vsina =x1; 
vsina_ = x2; 
vcar =x3; 
 Trang 120 
vsh =x4; 
vsl =x5; 
vcar90=x6; 
vsh1=x7; 
vsl1=x8; 
///////////////////////////////////////////////////// 
if(vsina > 1) 
{ 
 if(vsina >= vcar) 
 { 
 if(vsina_<=vcar) 
 { 
 Sa1=1; 
 } 
 else {Sa1=0;} 
 } 
 else {Sa1=0;} 
} 
else {Sa1=0;} 
//////////////////////////////////////////////////// 
if(vsina_ > 1) 
{ 
 if(vsina_ >= vcar) 
 { 
 if(vsina<=vcar) 
 { 
 Sa2=0; 
 } 
 else {Sa2=1;} 
 } 
 else {Sa2=1;} 
 Trang 121 
} 
else {Sa2=1;} 
///////////////////////////////////////////////// 
Sa3=1-Sa1; 
Sa4=1-Sa2; 
//////////////////////////////////////////////////// 
if((vshvcar)) 
{ 
 s1=1; 
} 
else {s1=0;} 
//////////////////////////////////////////////////// 
if((vshvcar90)) 
{ 
 s0=1; 
} 
else {s0=0;} 
//////////////////////////////////////////////////// 
if((Sa2==1) && (Sa3==1)) 
{ 
 Sa1=Sa1 || s1; 
 Sa4=Sa4 || s1; 
} 
////////////////////////////////////////////////// 
if((vsh1>vcar90)||(vsl1>vcar90)) 
{ 
 sp=0; 
} 
else {sp=1;} 
sp1=sp||s0; 
//////////////////////////////////////////////////// 
 Trang 122 
if((vsh1<vcar90)||(vsl1<vcar90)) 
{ 
 sn=0; 
} 
else {sn=1;} 
sn1=sn||s0; 
//////////////////////////////////////////////////// 
y1 = Sa1; 
y2 = Sa3; 
y3 = Sa2; 
y4 = Sa4; 
y5 = s1; 
y6=s0; 
y7=sp; 
y8=sp1; 
y9=sn1; 
Chương trình điều khiển cho nghịch lưu tăng áp tựa khóa chuyển mạch ba bậc 
hình T cho pha B: 
double vsinb,vsinb_,vcar,Sb1,Sb2,Sb3,Sb4,vsh,vsl,s1; 
vsinb =x1; 
vsinb_ =x2; 
vcar =x3; 
vsh =x4; 
vsl =x5; 
s1 =x6; 
///////////////////////////////////////////////////// 
if(vsinb > 1) 
{ 
 if(vsinb >= vcar) 
 { 
 if(vsinb_<=vcar) 
 Trang 123 
 { 
 Sb1=1; 
 } 
 else {Sb1=0;} 
 } 
 else {Sb1=0;} 
} 
else {Sb1=0;} 
//////////////////////////////////////////////////// 
if(vsinb_ > 1) 
{ 
 if(vsinb_ >= vcar) 
 { 
 if(vsinb<=vcar) 
 { 
 Sb2=0; 
 } 
 else {Sb2=1;} 
 } 
 else {Sb2=1;} 
} 
else {Sb2=1;} 
///////////////////////////////////////////////// 
Sb3=1-Sb1; 
Sb4=1-Sb2; 
//////////////////////////////////////////////////// 
if((Sb2==1)&&(Sb3==1)) 
{ 
 Sb1=Sb1||s1; 
 Sb4=Sb4||s1; 
} 
 Trang 124 
/////////////////////////////////////////////////// 
y1 = Sb1; 
y2 = Sb3; 
y3 = Sb2; 
y4 = Sb4; 
Chương trình điều khiển cho nghịch lưu tăng áp tựa khóa chuyển mạch ba bậc 
hình T cho pha C: 
double s1,vsinc,vsinc_,vcar,Sc1,Sc2,Sc3,Sc4; 
vsinc =x1; 
vsinc_ =x2; 
vcar = x3; 
s1 =x4; 
///////////////////////////////////////////////////// 
if(vsinc > 1) 
{ 
 if(vsinc >= vcar) 
 { 
 if(vsinc_<=vcar) 
 { 
 Sc1=1; 
 } 
 else {Sc1=0;} 
 } 
 else {Sc1=0;} 
} 
else {Sc1=0;} 
//////////////////////////////////////////////////// 
if(vsinc_ > 1) 
{ 
 if(vsinc_ >= vcar) 
 { 
 Trang 125 
 if(vsinc<=vcar) 
 { 
 Sc2=0; 
 } 
 else {Sc2=1;} 
 } 
 else {Sc2=1;} 
} 
else {Sc2=1;} 
///////////////////////////////////////////////// 
Sc3=1-Sc1; 
Sc4=1-Sc2; 
//////////////////////////////////////////////////// 
if((Sc2==1)&&(Sc3==1)) 
{ 
 Sc1=Sc1||s1; 
 Sc4=Sc4||s1; 
} 
/////////////////////////////////////////////////// 
y1 = Sc1; 
y2 = Sc3; 
y3 = Sc2; 
y4 = Sc4; 
 Trang 126 
Phụ lục 1.2 
Sơ đồ mô phỏng nghịch lưu tăng áp tựa khóa chuyển mạch ba bậc hình T với khả 
năng triệt tiêu điện áp common mode. 
a) Sơ đồ mô phỏng khối công suất của nghịch lưu tăng áp tựa khóa chuyển mạch 
ba bậc hình T với khả năng triệt tiêu điện áp common mode. 
b) Sơ đồ mô phỏng khối điều khiển của nghịch lưu tăng áp tựa khóa chuyển 
mạch ba bậc hình T với khả năng triệt tiêu điện áp common mode. 
 Trang 127 
Phụ lục 1.3 
Sơ đồ mô phỏng nghịch lưu tăng áp tựa khóa chuyển mạch ba bậc hình T với khả 
a) Sơ đồ mô phỏng khối công suất của nghịch lưu tăng áp tựa khóa chuyển mạch 
ba bậc hình T với khả năng chịu lỗi hở mạch khóa công suất. 
b) Sơ đồ mô phỏng khối điều khiển của nghịch lưu tăng áp tựa khóa chuyển 
mạch ba bậc hình T với khả năng chịu lỗi hở mạch khóa công suất. 
Chương trình điều khiển cho nghịch lưu tăng áp tựa khóa chuyển mạch ba bậc 
hình T với khả năng chịu lỗi hở mạch khóa công suất: 
double goc,vax,vbx,vcx,m,PI,n,err,va_ref,vb_ref,vc_ref,ctrl_sw,vst; 
PI=3.14159; 
 Trang 128 
goc=x1; 
err=x2; 
 m=0.7; 
 vax=m*sin(goc*PI/180); 
 vbx=m*sin((goc-120)*PI/180); 
 vcx=m*sin((goc-240)*PI/180); 
 va_ref=vax; 
 vb_ref=vbx; 
 vc_ref=vcx; 
if(err==0) 
{ 
 ctrl_sw=0; 
} 
else 
{ 
 ctrl_sw=1; 
} 
vst=m; 
y1=va_ref; 
y2=vb_ref; 
y3=vc_ref; 
y4=vst; 
y5=-vst; 
y6=ctrl_sw; 
 Trang 129 
Phụ lục 1.4 
Sơ đồ mô phỏng nghịch lưu tăng áp tựa khóa chuyển mạch ba bậc hình T 
Chương trình nhúng mô hình thực nghiệm 
Code T-type 5Khz 
#include "DSP2833x_Device.h" 
#include "DSP28x_Project.h" 
#include "math.h" 
void Gpio_select(void); 
void InitSystem(void); 
extern void InitSysCtrl(void); 
extern void InitPieCtrl(void); 
extern void InitPieVectTable(void); 
extern void InitCpuTimers(void); 
interrupt void cpu_timer0_isr(void); 
extern void ConfigCpuTimer(struct CPUTIMER_VARS *, float, float); 
void Setup_ePWM(); 
extern void InitEQep1Gpio(void); 
double fa=0,fb=0,fc=0,d5=0,d6=0,d7=0,d8=0,t=0,f=50,i=0,x=0; 
float p_old=0,Pos0,Pos1,Vel0,Vel1; 
#define M 7500 
#define A 0.7 
#define D 0.4 
#define pi 3.1415926535 
//######################################################################## 
// main code 
//######################################################################## 
void main(void) 
{ 
 InitSysCtrl(); 
 EALLOW; 
 SysCtrlRegs.WDCR = 0x00AF; 
 EDIS; 
 DINT; 
 Gpio_select(); 
 Setup_ePWM(); 
 InitPieCtrl(); 
 InitPieVectTable(); 
 EALLOW; 
 PieVectTable.TINT0 = &cpu_timer0_isr; 
 Trang 130 
 EDIS; 
 InitCpuTimers(); 
 ConfigCpuTimer(&CpuTimer0, 150, 100); 
 PieCtrlRegs.PIEIER1.bit.INTx7 = 1; 
 IER |= 1; 
 EINT; 
 ERTM; 
 CpuTimer0Regs.TCR.bit.TSS = 0; 
 while(1) 
 { 
 EALLOW; 
 SysCtrlRegs.WDKEY = 0x55; 
 EDIS; 
 x=t/10000; 
 fa=A*M*sin(2*pi*f*x); 
 fb=A*M*sin(2*pi*f*x-2*pi/3); 
 fc=A*M*sin(2*pi*f*x+2*pi/3); 
 EPwm1Regs.CMPA.half.CMPA = (fa); 
 EPwm1Regs.CMPB = (fb); 
 EPwm2Regs.CMPA.half.CMPA = (fa+M 
 EPwm2Regs.CMPB = (fb+M); 
 EPwm3Regs.CMPA.half.CMPA = (fc); 
 EPwm4Regs.CMPA.half.CMPA = (fc+M); 
 EPwm5Regs.CMPA.half.CMPA = D*M; 
 EPwm6Regs.CMPA.half.CMPA = D*M; 
 } 
} 
void cpu_timer0_isr() 
{ 
 CpuTimer0.InterruptCount=CpuTimer0.InterruptCount+1; 
 t++; 
 EALLOW; 
 SysCtrlRegs.WDKEY = 0xAA; 
 EDIS; 
 if (t>199) t=0; 
 PieCtrlRegs.PIEACK.all = PIEACK_GROUP1; 
} 
void Gpio_select(void) 
 Trang 131 
{ 
 EALLOW; 
 GpioCtrlRegs.GPADIR.all = 0; 
 GpioCtrlRegs.GPAMUX1.bit.GPIO0 = 1; 
 GpioCtrlRegs.GPAMUX1.bit.GPIO1 = 1; 
 GpioCtrlRegs.GPAMUX1.bit.GPIO2 = 1; 
 GpioCtrlRegs.GPAMUX1.bit.GPIO3 = 1; 
 GpioCtrlRegs.GPAMUX1.bit.GPIO4 = 1; 
 GpioCtrlRegs.GPAMUX1.bit.GPIO5 = 1; 
 GpioCtrlRegs.GPAMUX1.bit.GPIO6 = 1; 
 GpioCtrlRegs.GPAMUX1.bit.GPIO7 = 1; 
 GpioCtrlRegs.GPAMUX1.bit.GPIO8 = 1; 
 GpioCtrlRegs.GPAMUX1.bit.GPIO9 = 1; 
 GpioCtrlRegs.GPAMUX1.bit.GPIO10 = 1; 
 GpioCtrlRegs.GPAMUX1.bit.GPIO11 = 1; 
 GpioCtrlRegs.GPAMUX2.all = 0; 
 GpioCtrlRegs.GPBDIR.bit.GPIO34 = 1; 
 EDIS; 
} 
void Setup_ePWM(void) 
{ 
 EPwm1Regs.TBPRD = M; 
 EPwm1Regs.TBPHS.half.TBPHS = 0x0000; 
 EPwm1Regs.TBCTL.bit.CTRMODE = TB_COUNT_UPDOWN; 
 EPwm1Regs.TBCTL.bit.PHSEN = TB_DISABLE; 
 EPwm1Regs.TBCTL.bit.PRDLD = TB_SHADOW; 
 EPwm1Regs.TBCTL.bit.SYNCOSEL = TB_CTR_ZERO; 
 EPwm1Regs.TBCTL.bit.HSPCLKDIV = TB_DIV1; 
 EPwm1Regs.TBCTL.bit.CLKDIV = TB_DIV1; 
 EPwm1Regs.CMPCTL.bit.SHDWAMODE = CC_SHADOW; 
 EPwm1Regs.CMPCTL.bit.SHDWBMODE = CC_SHADOW; 
 EPwm1Regs.CMPCTL.bit.LOADAMODE = CC_CTR_ZERO; 
 EPwm1Regs.CMPCTL.bit.LOADBMODE = CC_CTR_ZERO; 
 EPwm1Regs.AQCTLA.bit.CAD = AQ_SET; 
 EPwm1Regs.AQCTLA.bit.CAU = AQ_CLEAR; 
 EPwm1Regs.AQCTLB.bit.CBU = AQ_SET; 
 EPwm1Regs.AQCTLB.bit.CBD = AQ_CLEAR; 
 EPwm2Regs.TBPRD = M; 
 Trang 132 
 EPwm2Regs.TBPHS.half.TBPHS = 0x0000; 
 EPwm2Regs.TBCTL.bit.CTRMODE = TB_COUNT_UPDOWN; 
 EPwm2Regs.TBCTL.bit.PHSEN = TB_ENABLE; 
 EPwm2Regs.TBCTL.bit.PRDLD = TB_SHADOW; 
 EPwm2Regs.TBCTL.bit.SYNCOSEL =TB_SYNC_IN; 
 EPwm2Regs.TBCTL.bit.PHSDIR = TB_UP; 
 EPwm2Regs.TBCTL.bit.HSPCLKDIV = TB_DIV1; 
 EPwm2Regs.TBCTL.bit.CLKDIV = TB_DIV1; 
 EPwm2Regs.CMPCTL.bit.SHDWAMODE = CC_SHADOW; 
 EPwm2Regs.CMPCTL.bit.SHDWBMODE = CC_SHADOW; 
 EPwm2Regs.CMPCTL.bit.LOADAMODE = CC_CTR_ZERO; 
 EPwm2Regs.CMPCTL.bit.LOADBMODE = CC_CTR_ZERO; 
 EPwm2Regs.AQCTLA.bit.CAD = AQ_SET; 
 EPwm2Regs.AQCTLA.bit.CAU = AQ_CLEAR; 
 EPwm2Regs.AQCTLB.bit.CBU = AQ_SET; 
 EPwm2Regs.AQCTLB.bit.CBD = AQ_CLEAR; 
 EPwm3Regs.TBPRD = M*2; 
 EPwm3Regs.TBPHS.half.TBPHS = 0; 
 EPwm3Regs.TBCTL.bit.CTRMODE = TB_COUNT_UPDOWN; 
 EPwm3Regs.TBCTL.bit.PHSEN = TB_ENABLE; 
 EPwm3Regs.TBCTL.bit.PHSDIR = TB_UP; 
 EPwm3Regs.TBCTL.bit.PRDLD = TB_SHADOW; 
 EPwm3Regs.TBCTL.bit.SYNCOSEL = TB_SYNC_IN; 
 EPwm3Regs.TBCTL.bit.HSPCLKDIV = TB_DIV1; 
 EPwm3Regs.TBCTL.bit.CLKDIV = TB_DIV1; 
 EPwm3Regs.CMPCTL.bit.SHDWAMODE = CC_SHADOW; 
 EPwm3Regs.CMPCTL.bit.SHDWBMODE = CC_SHADOW; 
 EPwm3Regs.CMPCTL.bit.LOADAMODE = CC_CTR_ZERO; 
 EPwm3Regs.CMPCTL.bit.LOADBMODE = CC_CTR_ZERO; 
 EPwm3Regs.AQCTLA.bit.CAD = AQ_ CLEAR; 
 EPwm3Regs.AQCTLA.bit.CAU = AQ_ SET; 
 EPwm3Regs.AQCTLB.bit.CBU = AQ_CLEAR; 
 EPwm3Regs.AQCTLB.bit.CBD = AQ_ SET; 
 EPwm4Regs.TBPRD = M; 
 EPwm4Regs.TBPHS.half.TBPHS = 0; 
 EPwm4Regs.TBCTL.bit.CTRMODE = TB_COUNT_UPDOWN; 
 EPwm4Regs.TBCTL.bit.PHSEN = TB_ENABLE; 
 EPwm4Regs.TBCTL.bit.PHSDIR = TB_UP; 
 Trang 133 
 EPwm4Regs.TBCTL.bit.PRDLD = TB_SHADOW; 
 EPwm4Regs.TBCTL.bit.SYNCOSEL = TB_SYNC_IN; 
 EPwm4Regs.TBCTL.bit.HSPCLKDIV = TB_DIV1; 
 EPwm4Regs.TBCTL.bit.CLKDIV = TB_DIV1; 
 EPwm4Regs.CMPCTL.bit.SHDWAMODE = CC_SHADOW; 
 EPwm4Regs.CMPCTL.bit.SHDWBMODE = CC_SHADOW; 
 EPwm4Regs.CMPCTL.bit.LOADAMODE = CC_CTR_ZERO; 
 EPwm4Regs.CMPCTL.bit.LOADBMODE = CC_CTR_ZERO; 
 Epwm4Regs.AQCTLA.bit.CAD = AQ_ CLEAR; 
 Epwm4Regs.AQCTLA.bit.CAU = AQ_ SET; 
 Epwm4Regs.AQCTLB.bit.CBU = AQ_CLEAR; 
 Epwm4Regs.AQCTLB.bit.CBD = AQ_ SET; 
 EPwm5Regs.TBPRD = M; 
 EPwm5Regs.TBPHS.half.TBPHS = 0; 
 EPwm5Regs.TBCTL.bit.CTRMODE = TB_COUNT_UPDOWN; 
 EPwm5Regs.TBCTL.bit.HSPCLKDIV = TB_DIV1; 
EPwm5Regs.TBCTL.bit.CLKDIV = TB_DIV1; 
EPwm5Regs.TBCTL.bit.PHSEN = TB_DISABLE; 
 EPwm5Regs.TBCTL.bit.PRDLD = TB_SHADOW; 
 EPwm5Regs.TBCTL.bit.SYNCOSEL = TB_CTR_ZERO; 
 EPwm5Regs.CMPCTL.bit.SHDWAMODE = CC_SHADOW; 
 EPwm5Regs.CMPCTL.bit.SHDWBMODE = CC_SHADOW; 
 EPwm5Regs.CMPCTL.bit.LOADAMODE = CC_CTR_ZERO; 
 EPwm5Regs.CMPCTL.bit.LOADBMODE = CC_CTR_ZERO; 
 EPwm5Regs.AQCTLA.bit.CAD = AQ_SET; 
 EPwm5Regs.AQCTLA.bit.CAU = AQ_CLEAR; 
EPwm5Regs.DBCTL.bit.OUT_MODE = DB_FULL_ENABLE; 
EPwm5Regs.DBCTL.bit.POLSEL = DB_ACTV_HIC; 
 EPwm6Regs.TBPRD = M; 
 EPwm6Regs.CMPA.half.CMPA = 0; 
 EPwm6Regs.TBPHS.half.TBPHS = M/2; 
 EPwm6Regs.TBCTL.bit.HSPCLKDIV = TB_DIV1; 
 EPwm6Regs.TBCTL.bit.CLKDIV = TB_DIV1; 
 EPwm6Regs.TBCTL.bit.CTRMODE = TB_COUNT_UPDOWN; 
 EPwm6Regs.TBCTL.bit.PHSEN = TB_ENABLE; 
 EPwm6Regs.TBCTL.bit.PRDLD = TB_SHADOW; 
 Trang 134 
 EPwm6Regs.TBCTL.bit.SYNCOSEL = TB_SYNC_IN; 
 EPwm6Regs.CMPCTL.bit.SHDWAMODE = CC_SHADOW; 
 EPwm6Regs.CMPCTL.bit.SHDWBMODE = CC_SHADOW; 
 EPwm6Regs.CMPCTL.bit.LOADAMODE = CC_CTR_ZERO; 
 EPwm6Regs.CMPCTL.bit.LOADBMODE = CC_CTR_ZERO; 
 EPwm6Regs.AQCTLA.bit.CAD = AQ_SET; 
 EPwm6Regs.AQCTLA.bit.CAU = AQ_CLEAR; 
 EPwm6Regs.DBCTL.bit.OUT_MODE = DB_FULL_ENABLE; 
EPwm6Regs.DBCTL.bit.POLSEL = DB_ACTV_HIC; 
 EPwm6Regs.DBFED = 10; 
 EPwm6Regs.DBRED = 50; 
} 
//======================================================================== 
// End of SourceCode. 
//======================================================================== 
 Trang 135