Luận án Nghiên cứu ứng dụng các phương pháp hiện đại nhận dạng sự cố ngắn mạch trên đường dây truyền tải điện

i 
LỜI CAM ĐOAN 
Tôi xin cam đoan: Bản luận án “Nghiên cứu ứng dụng các phương pháp hiện đại 
nhận dạng sự cố ngắn mạch trên đường dây truyền tải điện” là công trình nghiên cứu 
của riêng tôi được hoàn thành dưới sự chỉ bảo tận tình của tập thể thầy giáo hướng dẫn 
khoa học. Các kết quả nghiên cứu trong luận án là trung thực, một phần được công bố 
trên các tạp chí khoa học chuyên ngành với sự đồng ý của các đồng tác giả, phần còn 
lại chưa được ai công bố trong bất kỳ công trình nào khác. 
 Thái Nguyên, ngày ..... tháng ..... năm 2019 
 Nghiên cứu sinh 
ii 
LỜI CẢM ƠN 
Trong quá trình làm luận án, tôi đã nhận được nhiều ý kiến đóng góp từ các thầy 
giáo, cô giáo, các anh chị và các bạn đồng nghiệp. 
Tôi xin bày tỏ lòng biết ơn đến thầy PGS.TSKH Trần Hoài Linh Trường đại học 
Bách Khoa Hà Nội, thầy TS. Đỗ Trung Hải Trường đại học Kỹ thuật Công Nghiệp và 
Hội đồng Khoa học của – Khoa Điện - Trường Đại học Kỹ thuật Công nghiệp – Đại 
học Thái Nguyên. 
Tôi xin chân thành cảm ơn các thầy giáo, cô giáo Khoa Điện - Trường Đại học 
Kỹ thuật Công nghiệp – Đại học Thái Nguyên và các đồng nghiệp ở trường Đại học 
Kỹ thuật Công nghiệp và gia đình đã có những ý kiến đóng góp quí báu và tạo các 
điều kiện thuận lợi cho tôi trong quá trình hoàn thành luận án. 
Tôi xin chân thành cảm ơn Ban Giám hiệu Trường Đại học Kỹ thuật Công 
nghiệp Thái Nguyên, Phòng Đào tạo - Trường Đại học Kỹ thuật Công nghiệp, Công ty 
lưới điện cao thế Miền Bắc, Tổng Công ty Truyền tải điện Quốc gia - Tập đoàn ĐLVN 
đã tạo nhiều điều kiện tốt nhất về mọi mặt để tôi hoàn thành luận án này. 
 Tác giả luận án 
iii 
MỤC LỤC 
LỜI CAM ĐOAN ................................................................................................................... i 
LỜI CẢM ƠN ........................................................................................................................ ii 
DANH MỤC CÁC TỪ VIẾT TẮT ....................................................................................... vi 
DANH MỤC CÁC KÝ HIỆU .............................................................................................. vii 
DANH MỤC CÁC BẢNG BIỂU ........................................................................................ viii 
MỞ ĐẦU ............................................................................................................................... 1 
1.Tính cấp thiết của đề tài................................................................................................... 1 
2. Mục đích nghiên cứu ...................................................................................................... 1 
3. Đối tượng và phạm vi nghiên cứu ................................................................................... 2 
4.Ý nghĩa khoa học và thực tiễn của đề tài .......................................................................... 3 
5. Những đóng góp của luận án .......................................................................................... 3 
6. Cấu trúc của luận án ....................................................................................................... 4 
Chương 1: TỔNG QUAN VỀ NHẬN DẠNG SỰ CỐ TRÊN ĐƯỜNG DÂY TRUYỀN TẢI 
ĐIỆN ..................................................................................................................................... 6 
1.1. Giới thiệu chung .......................................................................................................... 6 
1.2. Tổng quan về các phương pháp định vị sự cố trên đường dây tải điện .......................... 7 
1.3. Phương pháp đo lường từ một phía .............................................................................. 7 
1.3.1. Phương pháp điện kháng đơn ..................................................................................... 8 
1.3.2. Phương pháp Takagi ................................................................................................. 9 
1.3.3. Phương pháp Takagi cải tiến ...................................................................................... 9 
1.4. Phương pháp đo lường từ hai đầu .............................................................................. 11 
1.5. Phương pháp sử dụng mạng nơron............................................................................. 12 
1.6. Phương pháp sóng lan truyền ..................................................................................... 13 
1.6.1. Phương pháp định vị sự cố dựa trên nguyên lý sóng lan truyền từ điểm sự cố ................ 14 
1.6.2. Phương pháp sóng lan truyền từ đầu đường dây ......................................................... 15 
1.7. Kết luận chương 1 ..................................................................................................... 19 
Chương 2: CÁC GIẢI PHÁP CỦA LUẬN ÁN TRÊN CƠ SỞ PHÂN TÍCH CÁC THÀNH 
PHẦN SÓNG LAN TRUYỀN ............................................................................................. 20 
2.1. Mô hình toán học sóng lan truyền trên đường dây...................................................... 20 
2.1.1. Mô hình đường dây truyền tải điện ........................................................................... 20 
2.1.2. Nguyên lý lan truyền sóng trên đường dây ................................................................. 25 
2.1.3. Sóng điện từ trên đường dây tải điện không sự cố ....................................................... 27 
2.1.4. Sóng điện từ trên đường dây tải điện khi có điểm sự cố: .............................................. 31 
2.1.5 Trường hợp tổng quát: ............................................................................................. 32 
iv 
2.2. Các giải pháp đề xuất trong luận án ........................................................................... 33 
2.2.1. Sơ đồ khối ước lượng vị trí sự cố .............................................................................. 33 
2.2.2. Phương pháp phân tích sóng phản xạ chủ động đối với đường dây không có nhánh rẽ ..... 34 
2.2.3. Phương pháp phân tích sóng phản xạ chủ động đối với đường dây có nhiều nhánh rẽ ...... 35 
2.3 Phương pháp mô phỏng kiểm nghiệm kết quả nghiên cứu trên cơ sở sử dụng công cụ 
Matlab/Simulink ............................................................................................................. 36 
2.4. Kết luận chương 2 ..................................................................................................... 40 
Chương 3: PHƯƠNG PHÁP TDR XÁC ĐỊNH SỰ CỐ TRÊN ĐƯỜNG DÂY .................... 41 
3.1. Mô tả phương pháp ................................................................................................... 41 
3.2 Wavelet và ứng dụng wavelet để phân tích sóng phản xạ ............................................ 41 
3.3 Mạng nơron mờ và ứng dụng để hiệu chỉnh thời điểm sóng phản xạ .......................... 55 
3. 3.1 Quy tắc suy luận mạng TSK .................................................................................... 56 
3.3.2 Mô hình mạng nơron mờ TSK .................................................................................. 58 
3.3.3 Thuật toán học của mạng nơron mờ TSK ................................................................... 59 
3.3.4 Khởi tạo mạng nơron cho quá trình học: ..................................................................... 63 
3.3.5 Thuật phân cụm trừ mờ ............................................................................................ 63 
3.3.6 Mạng TSK để hiệu chỉnh thời điểm sóng phản xạ ........................................................ 65 
3.4 Kết quả mô phỏng và tính toán khi sử dụng phương pháp TDR .................................. 67 
3.4.1 Mô hình mô phỏng sóng lan truyền trên đường dây dài sử dụng công cụ Matlab/Simulink 67 
3.4.2. Kết quả mô phỏng sóng lan truyền từ Matlab- Simulink .............................................. 69 
3.4.3 Kết quả ước lượng khi sử dụng phân tích wavelet ........................................................ 73 
4.2.3 Kết quả hiệu chỉnh sai số vị trí sự cố bằng mạng nơron TSK : ....................................... 76 
3.5. Thử nghiệm thiết kế và chế tạo thiết bị TDR sử dụng FPGA...................................... 80 
3.5.1 Công nghệ FPGA và ứng dụng trong mạch tốc độ cao ................................................. 81 
3.5.2. Sơ đồ nguyên lý của mạch thu phát TDR sử dụng FPGA ............................................. 83 
3.5.3. Kết quả thực nghiệm ............................................................................................... 84 
3.6. Kết luận Chương 3 .................................................................................................... 87 
Chương 4: PHƯƠNG PHÁP TFDR ĐỂ XÁC ĐỊNH SỰ CỐ TRÊN ĐƯỜNG DÂY CÓ 
NHÁNH RẼ......................................................................................................................... 88 
4.1 Mô tả phương pháp TFDR .......................................................................................... 88 
4.2. Tín hiệu chirp ............................................................................................................ 89 
4.3 Hệ số tương quan ....................................................................................................... 92 
4.4 Sử dụng hàm tương quan để xác định vị trí sự cố: ....................................................... 94 
4.4.1 Sử dụng hàm tương quan để xác định vị trí sự cố trên đường dây không có nhánh rẽ: ...... 94 
4.4.2 Xác định vị trí sự cố trong đường dây có nhánh rẽ ....................................................... 98 
v 
4.4.3. Một số kết quả mô phỏng khi sử dụng phương pháp TFDR ....................................... 105 
4.5 Kết luận chương 4 .................................................................................................... 113 
Kết luận và hướng phát triển .............................................................................................. 114 
TÀI LIỆU THAM KHẢO .................................................................................................. 115 
Phụ lục 1: Thông số cài đặt trong mô hình Matlab-Simulink .......................................... 124 
Phụ lục 2: Chương trình phân tích sóng phản xạ TDR .................................................... 126 
Phụ lục 3: Chương trình phân tích sóng phản xạ TFDR .................................................. 127 
Phụ lục 4: Chương trình thử nghiệm nhận dạng sự cố sử dụng chip FPGA. .................... 129 
Phụ lục 5: Sơ đồ mạch FPGA ......................................................................................... 134 
Phụ lục 6: Chương trình tính hàm mật độ: ...................................................................... 135 
Phụ lục 7: Chương trình thuật toán SubtractiveClustering............................................... 136 
Phụ lục 8: Chương trình huấn luyện mạng TSK.............................................................. 136 
Phụ lục 9: Chương trình kiểm tra mạng TSK đã huấn luyện ........................................... 140 
vi 
DANH MỤC CÁC TỪ VIẾT TẮT 
Từ viết tắt Ý Nghĩa Nghĩa tiếng Việt 
TDR Time Domain Reflectometry Phản xạ trong miền thời gian 
TFDR TFDR - Time Frequency 
Domain Reflectometry 
Phản xạ trong miền thời gian 
và tần số 
ANNs Artificial Neural Networks Mạng noron nhân tạo 
ATP Alternative Transient Program Phần mềm mô phỏng ATP 
FFT Fast Fourier Transform Biến đổi Fourier nhanh 
MATLAB Matrix Laboratory Chương trình Matlab 
FT Fourier Transform Biến đổi phổ Fourier 
FPGA Field-Programmable Gate 
Array 
Mảng cổng lập trình được dạng 
trường. 
I/O Input/ Output Cổng vào/ ra 
ISE Interative Softwave 
Engineering 
Phần mềm ISE 
ADC Analog-to-Digital Converter Bộ biến đổi tương tự số 
DAC Digital to Analog Converter Bộ biến đổi số tương tự 
VHDL Very High Speed integrated 
circuit hardware Description 
Language. 
Ngôn ngữ lập trình dùng để 
diễn tả phần cứng tích hợp tốc 
độ cao. 
vii 
DANH MỤC CÁC KÝ HIỆU 
Ký hiệu Đơn vị Ý nghĩa Ghi chú 
I A Dòng điện phức 
U V Điện áp phức 
Z Ω Tổng trở 
R Ω/km Điện trở riêng 
L H/km Điện cảm riêng 
C F/km Điện dung riêng 
ZC Ω/km Tổng trở sóng riêng 
f Hz Tần số sóng 
G Km/Ω Điện dẫn 
v Km/s Vận tốc truyền sóng 
 Nep/km Hệ số tắt dần ở mục 2.1.2 
 Rad/km Hệ số pha ở mục 2.1.2 
 Hệ số khúc xạ 
 Hệ số phản xạ 
viii 
DANH MỤC CÁC BẢNG BIỂU 
Bảng 1. 1: Tổng hợp sự cố ở đường dây truyền tải điện 110kV của Công Ty Lưới điện Cao 
thế miền Bắc - chi nhánh Thái Nguyên năm 2013 và 2012 ................................................... 10 
Bảng 1. 2: Kết quả thử nghiệm phương pháp sóng phản xạ từ điểm sự cố của Nippon trên 
đường dây 220kV Thái Nguyên - Hà Giang theo [14]. ......................................................... 15 
Bảng 3.1: Vận tốc truyền sóng trên đường dây truyền tải điện .............................................. 71 
Bảng 3. 2: Kết quả tính toán xác định vị trí sự cố ba pha ...................................................... 74 
Bảng 3. 3: Kết quả tính toán xác định vị trí sự cố ba pha chạm đất tại lfault=20 km ................ 75 
Bảng 3. 4: Kết quả tính toán xác định vị trí sự cố 1pha, 2 pha chạm đất và sự cố 2 pha ở l= 20, 
30 km ................................................................................................................................... 75 
Bảng 4. 1: Bảng kết quả xác định vị trí sự cố áp dụng phương pháp hàm tương quan ......... 107 
Bảng 4. 2: Kết quả xác định thời điểm sóng phản xạ từ đầu đường dây khi không có sự cố 111 
Bảng 4. 3: Kết quả xác định vận tốc trên các phân đoạn của đường dây ............................. 111 
Bảng 4. 4: Kết quả xác định vị trí sự cố khi ngắn mạch 3 pha chạm đất .............................. 111 
Bảng 4. 5: Kết quả xác định vị trí sự cố ngắn mạch 1 pha chạm đất .................................... 112 
Bảng 4. 6: Kết quả khảo sát vị trí sự cố với điện trở khác nhau .......................................... 112 
ix 
DANH MỤC CÁC HÌNH VẼ 
Hình 1.1: Sơ đồ minh họa sự cố trên đường dây có 2 nguồn cấp ............................................. 8 
Hình 1.2: Sơ đồ thay thế minh họa sự cố trên đường dây có 2 nguồn cấp ............................... 8 
Hình 1.3: Sơ đồ nguyên lý của đường dây bị sự cố với hai nguồn cấp .................................. 11 
Hình 1.4: Sơ đồ thay thế của đường dây sự cố ...................................................................... 11 
Hình 1.5: Sự lan truyền và phản xạ của sóng dòng điện trên đường dây ............................... 14 
Hình 2. 1: Mô hình đường dây truyền tải hình  một pha..................................................... 20 
Hình 2. 2: Mô hình một phân đoạn đường dây truyền tải hình  ba pha ............................... 21 
Hình 2. 3: Sơ đồ thay thế đường dây có thông số rải................................ ...  = (TxD_state < 4) | (TxD_state[3] & TxD_shift[0]); // put together the start, data and stop 
bits 
endmodule 
// chương trình chính 
`timescale 1ns / 1ps 
////////////////////////////////////////////////////////////////////////////////// 
module rs232ctrl( 
 clk, 
 TxD, 
 RxD, 
 din, 
 TxD_busy, 
 TxD_start 
 ); 
input clk; 
input RxD; 
input [7:0] din; 
input TxD_start; 
output TxD; 
output TxD_busy; 
wire [7:0] TxD_data; 
assign TxD_data = din; 
133 
- 133 - 
// Instantiate the module 
async_transmitter async_transmitter_unit ( 
 .clk(clk), 
 .TxD_start(TxD_start), 
 .TxD_data(TxD_data), 
 .TxD(TxD), 
 .TxD_busy(TxD_busy) 
 ); 
 async_receiver async_receiver_unit ( 
 .clk(clk), 
 .RxD(RxD), 
 .RxD_data_ready(RxD_data_ready), 
 .RxD_data(RxD_data), 
 .RxD_idle(RxD_idle), 
 .RxD_endofpacket(RxD_endofpacket) 
 ); 
Endmodule 
134 
- 134 - 
Phụ lục 5: Sơ đồ mạch FPGA 
FPGA-TMS
FPGA-TDI
FPGA-TCK
GND
VCCIO+3.3V
FPGA-INIT FPGA-DIN
FPGA-CCLK
FPGA-TDO
FPGA-DONE
GND
FPGA-PROG_B
VCCIO+3.3V
D0 1
DNC 2
CLK3
TDI4
TMS5
TCK6
CF 7
OE/RESET8
DNC 9
CE10
GND11
DNC 12
CEO 13
DNC 14
DNC 15
DNC 16
TDO 17
VCCINT18
VCCO19
VCCJ20
U2
XCF04S
GND
DONE 51
PROG_B1
T
C
K
77
T
D
I
10
0
T
D
O
76
TMS 75
V
CC
A
U
X
46
VCCAUX21
VCCAUX 74
V
C
CA
U
X
96
VCCINT6
V
CC
IN
T
28
VCCINT 56
V
CC
IN
T
80
V
CC
O
_0
82
V
CC
O
_0
97
VCCO_1 73
VCCO_1 55
V
CC
O
_2
45
V
CC
O
_2
31
VCCO_38
VCCO_320
GND 72
GND7
GND 52
G
N
D
87
GND14
GND 64
GND19
G
N
D
81
G
N
D
29
G
N
D
93
G
N
D
37
GND 59
IP
_L
04
P
_0
/G
CL
K
8
88
IP
_L
04
N
_0
/G
C
L
K
9
89
IP/VREF_1 69
IP
/V
R
EF
_2
30
IP
_L
05
P
_2
/R
D
W
R
_B
/G
C
LK
0
38
IP
_L
05
N
_2
/M
2/
G
C
L
K
1
39
IP13
IO_L07N_323
IO_L07P_322
IO_L06N_3/LHCLK718
IO_L06P_3/LHCLK617
IO_L05N_3/LHCLK516
IO_L05P_3/LHCLK415
IO_L04N_3/LHCLK312
IO_L04P_3/LHCLK211
IO_L03N_3/LHCLK110
IO_L03P_3/LHCLK09
IO_L02N_3/VREF_35
IO_L02P_34
IO_L01N_33
IO_L01P_32
IO
_L
09
N
_2
/C
C
LK
50
IO
_L
09
P
_2
/V
S
0
49
IO
_L
08
N
_2
/V
S
1
48
IO
_L
08
P
_2
/V
S
2
47
IO
_L
07
N
_2
/D
IN
/D
0
44
IO
_L
07
P
_2
/M
0
43
IO
/M
1
42
IO
_L
06
N
_2
/D
1/
G
C
L
K
3
41
IO
_L
06
P
_2
/D
2/
G
C
L
K
2
40
IO
_L
04
N
_2
/D
3/
G
C
L
K
15
36
IO
_L
04
P
_2
/D
4/
G
C
L
K
14
35
IO
/D
5
34
IO
_L
03
N
_2
/D
6/
G
C
L
K
13
33
IO
_L
03
P
_2
/D
7/
G
C
L
K
12
32
IO
_L
02
N
_2
/M
O
SI
/C
SI
_B
27
IO
_L
02
P
_2
/D
O
U
T
/B
U
S
Y
26
IO_L01N_2/INIT_B25
IO_L01P_2/CSO_B24
IO_L07N_1 71
IO_L07P_1 70
IO_L06N_1/RHCLK7 68
IO_L06P_1/RHCLK6 67
IO_L05N_1/RHCLK5 66
IO_L05P_1/RHCLK4 65
IO_L04N_1/RHCLK3 63
IO_L04P_1/RHCLK2 62
IO_L03N_1/RHCLK1 61
IO_L03P_1/RHCLK0 60
IO_L02N_1 58
IO_L02P_1 57
IO_L01N_1 54
IO_L01P_1 53
IO
_L
07
N
_0
/H
SW
A
P
99
IO
_L
07
P
_0
98
IO
_L
06
N
_0
/V
RE
F
_0
95
IO
_L
06
P
_0
94
IO
92
IO
_L
05
N
_0
/G
CL
K
11
91
IO
_L
05
P
_0
/G
CL
K
10
90
IO
_L
03
N
_0
/G
C
L
K
7
86
IO
_L
03
P_
0/
G
C
L
K
6
85
IO
_L
02
N
_0
/G
C
L
K
5
84
IO
_L
02
P_
0/
G
C
L
K
4
83
IO
_L
01
N
_0
79
IO
_L
01
P
_0
78
U1
XC3S500E_VQ100
FPGA-TMS
FP
G
A
-T
C
K
FP
G
A
-T
D
O
FP
G
A
-T
D
I
FPGA-PROG_B
FPGA-DONE
F
P
G
A
-C
C
L
K
F
P
G
A
-D
IN
GND
VCCINT+1.2V
FPGA-INIT
VCCIO+3.3VVCCAUX+2.5VVCCINT+1.2V
GND GND
D
A
C-
C
L
K
DAC13
DAC12
DAC11
DAC10
DAC9
DAC8
DAC7
DAC6
DAC5
DAC4
DAC3
DAC2
DAC1
DAC0
SLEEP
VCCIO+3.3V
VCCIO+3.3V
A
D
C
-D
0
A
D
C
-D
1
A
D
C
-D
2
A
D
C
-D
3
A
D
C
-D
4
A
D
C
-D
5
A
D
C
-D
6
A
D
C
-D
7
A
D
C
-D
8
A
D
C
-D
9
A
D
C
-D
10
A
D
C
-D
11
A
D
C
-D
12
A
D
C
-D
13
ADC-CLKP
ADC-CLKM
1 2
3 4
5 6
J1
VCCAUX+2.5V
C
L
K
1 2
34
U5
CRYSTAL2
GND
GND
VCCIO+3.3V
CLK
IO-P60
IO-P61
IO-P54
IO-P57
IO-P58
VCCIO+3.3V
TDO
VDD+3.3V
IO-P53
IO
-P
49
C
H
A
N
_C
L
K
100nF
2C1
100nF
1C1
100nF
1C3
100nF
1C5
100nF
1C6
100nF
1C7
100nF
1C8
100nF
5C1
100
2R1
4.7K
2R4
4.7K
2R3270
2R5
IO
-P
33
M
O
SI
2
M
IS
O
2
S
C
K
2
S
S
2
IO
-P
32
VCCIO+3.3V
VCCIO+3.3V
IO
-P
48
E
N
_A
M
P
VCCIO+3.3V
IO-P54
IO-P53
IO-P60
IO-P61
IO-P57
IO-P58
CLK-OUT
OVR
1 2
3 4
5 6
7 8
9 10
11 12
13 14
15 16
17 18
19 20
21 22
23 24
25 26
J2
VCC+3.3V
IO-P62
IO-P63
IO-P65
IO-P66
IO-P62
IO-P63
IO-P65
IO-P66
Hình PL5.1: Sơ đồ nguyên lý mạch FPGA 
Hình PL5.2: Sơ đồ nguyên lý mạch biến đổi ADC 
GND GND
GND
AVDD+1.8V
DVDD+1.8V
DVDD+1.8V
GND
GND
GND
ADC-CLKP
ADC-CLKM
0.95V
ADC-D0
ADC-D1
ADC-D2
ADC-D3
ADC-D4
ADC-D5
ADC-D6
ADC-D7
ADC-D8
ADC-D9
ADC-D10
ADC-D11
ADC-D12
ADC-D13
DRGND1
DRVDD2
OVR_SDOUT3
CLKOUTM4
CLKOUTP5
DFS6
OE7
AVDD8
AGND9
CLKP10
CLKM11
AGND12
V
C
M
13
A
G
N
D
14
IN
P
15
IN
M
16
A
G
N
D
17
A
V
D
D
18
A
G
N
D
19
A
V
D
D
20
N
C
21
A
V
D
D
22
R
ES
E
R
V
ED
23
A
V
D
D
24
AGND 25
AVDD 26
SEN 27
SDATA 28
SCLK 29
RESET 30
NC 31
NC 32
D0_D1_M 33
D0_D1_P 34
DRVDD 35
DRGND 36
D
2_
D
3_
M
37
D
2_
D
3_
P
38
D
4_
D
5_
M
39
D
4_
D
5_
P
40
D
6_
D
7_
M
41
D
6_
D
7_
P
42
D
8_
D
9_
M
43
D
8_
D
9_
P
44
D
10
_D
11
_M
45
D
10
_D
11
_P
46
D
12
_D
13
_M
47
D
12
_D
13
_P
48
U7
ADS4149
3K
7R1
5K
7R2
100nF7C1
100nF7C7
CLK-OUT
1
2
7P1
GND
GNDGND
100nF
7C10
100nF
7C11
100nF
7C12
100nF
7C13
1
3 4
2
5
7T1
X:Y
1
34
2
5 7T2
X:Y
VR
7R10
VR
7R11
50
7R4
50
7R5
10
7R6
10
7R7
25
7R8
25
7R9
100nF
7C9
3.3pF
7C8
OVR
7L1 7L2 7L3
135 
- 135 - 
Hình PL5.3: Sơ đồ nguyên lý mạch DAC 
Phụ lục 6: Chương trình tính hàm mật độ: 
Chương trình pre_substr.m: Tính hàm D dùng cho thuật toán SubtractiveClustering. 
function [D2,d]=pre_substr(X) 
% Calculate the centers using Substract Clustering method 
% X (P*N) - data vectors 
% M - nr of centers 
% C (M*N) - result centers 
P=size(X,1); 
N=size(X,2); 
d=0; 
b=1; 
tmp=0; 
for i=1:N 
 tmp=max(X(:,i))-min(X(:,i)); 
 if (tmp>d) d=tmp; 
 end; 
end; 
 D2=zeros(P,P); 
tmp=zeros(P,N); 
 for i=1:P-1 
 if rem(i,10)==0 i, end; 
 tmp(i+1:P,:)=repmat(X(i,:),P-i,1)-X(i+1:P,:); 
 D2(i,i+1:P)=sum(tmp(i+1:P,:).^2,2)'; 
 D2(i+1:P,i)=D2(i,i+1:P)'; 
end; 
AVDD+3.3V
DVDD+3.3V
GND
SLEEP
DAC0
DAC1
DAC2
DAC3
DAC4
DAC5
DAC6
DAC7
DAC8
DAC9
DAC10
DAC11
DAC12
DAC13
DAC-CLK
AVDD+3.3VDVDD+3.3V
GND
GND
GND
GND
GND GND
GND
GND
GND
GND
GND
GND GND
GND
1
2
6P2
GND
100nF
6C8
100nF
6C9
100nF
6C6
100nF
6C7
100nF
6C10
100nF
6C11
100nF
6C12
100nF
6C13
1K
6R1
50
6R2
100
6R3
50
6R4
50
6R5
1
3
4
2
56T1
X:Y
DA13 (MSB)1
DA122
DA113
DA104
DA95
DA86
DA77
DA68
DA59
DA410
DA3
11
DA212
D
A
1
13
D
A
0 
(L
S
B
)
14
D
G
N
D
15
D
V
D
D
16
W
R
T
A
/W
R
T
IQ
17
C
L
K
A
/C
L
K
IQ
18
C
L
K
B
/R
E
S
E
T
IQ
19
W
R
T
B
/S
E
L
E
C
T
IQ
20
D
G
N
D
21
D
V
D
D
22
D
B
13
 (
M
S
B
)
23
D
B
12
24
DB11 25
DB10
26DB9
27DB8
28DB7
29
DB6 30
DB5 31
DB4 32
DB3 33
DB2 34
DB1 35
DB0 (LSB) 36
S
L
E
E
P
37
A
G
N
D
38
IO
U
T
B
1
39
IO
U
T
B
2
40
B
IA
S
J_
B
41
G
S
E
T
42
E
X
T
IO
43
B
IA
S
J_
A
44
IO
U
T
A
2
45
IO
U
T
A
1
46
A
V
D
D
47
M
O
D
E
48
U6
DAC5672
100nF
6C14
GND
6L2 6L3 6L4
6L1
136 
- 136 - 
Phụ lục 7: Chương trình thuật toán SubtractiveClustering 
function C=substr(X,M,D2,d) 
% Calculate the centers using Substract Clustering method //lessmemory 
% X (P*N) - data vectors 
% M - nr of centers 
% D2 (P) - value function D 
% C (M*N) - result centers 
% rb - 
P=size(X,1); 
N=size(X,2); 
C=zeros(M,N);b=1; 
ra=d/sqrt(M*pi); 
rb=1.5*ra; 
D=zeros(1,P); 
for i=1:P 
 D(i)=0; 
 for j=1:P D(i)=D(i)+exp(-(D2(i,j).^b)/ra22); 
 end; 
end; 
rb22=(rb/2)^2; 
for i=1:M 
 [v,y]=max(D); 
 C(i,:)=X(y,:); 
 tmp=ones(P,1)*X(y,:)-X; 
 tmp=dot(tmp,tmp); 
 D=D-v*exp(-tmp.^b/rb22); 
end; 
Phụ lục 8: Chương trình huấn luyện mạng TSK 
function [Call,Ball,Xall,Eall,PP]=tsklearn(X,D,C,A,para1,para2) 
TSK_CancelLearn=0; 
onelen=100; 
indonelen=1; 
%number of data 
P=size(X,1); 
%size of input vectors 
N=size(X,2); 
%number of rules 
M=size(C,1); 
%number of output 
K=size(D,2); 
Call=zeros(M,N,onelen); 
Call(:,:,1)=C; 
%radio vectors 
Xikma=3*ones(M,1); 
tmpd=zeros(1,M); 
numneighbour=3; 
for i=1:M 
 x=C(i,:); 
 SI=A(:,:,i); 
 for k=1:M 
 tmpd(k)=sqrt(abs((x-C(k,:))*SI*(x-C(k,:))); 
 end; [y,j]=sort(tmpd); 
 Xikma(i)=sum(y(2:numneighbour+1))/numneighbour/2; %y(1)==0 - d(ci,ci) 
 tmpd 
137 
- 137 - 
 end; 
Xall=zeros(M,onelen); 
Xall(:,1)=Xikma*5; 
B=ones(M,1); 
Ball=zeros(M,onelen); 
Ball(:,1)=B; 
tall=zeros(1,onelen); 
epsall=zeros(1,onelen); 
W=zeros(M,1); 
%linear function paras 
PP=zeros(M,N+1,K); 
PP=rand(M,N+1,K); 
%TSK rule values 
F=zeros(K,M); 
%output value for one entry 
Y=zeros(1,K); 
%matrix for SVD 
AA=zeros(P,M*(N+1)); 
%learning coefficients 
Eta=para1(1); 
IncEta=para1(2); 
DecEta=para1(3); 
ErrorAccepted=para1(4); 
stop=0; 
Eall=zeros(1,onelen); 
ind=1; 
dXC=zeros(M,1); 
for i=1:P 
 x=X(i,:); 
 for k=1:M 
 SI=A(:,:,k); 
 dXC(k)=sqrt(abs((x-C(k,:))*SI*(x-C(k,:))')); 
 W(k)=1/(1+(dXC(k)/Xikma(k))^(2*B(k))); 
 end; 
 for k=1:M 
 AA(i,(1+(k-1)*(N+1)):(k*(N+1)))= W(k).*[x,1]; 
 end; 
end; 
mtol=svds(AA,1)*1e-3 
temp=pinv(AA,mtol)*D; 
for k=1:K 
 tmp=temp(:,k); 
 for j=1:M PF(j,:)=tmp((1+(j-1)*(N+1)):(j*(N+1)))'; 
 end; 
 PP(:,:,k)=PF; 
end; 
EE=AA*temp-D; 
%EE=D; 
oldEE=EE; 
oldSSE=sum(sum(EE.^2)) 
138 
- 138 - 
while((ind<=para2(1))&(TSK_CancelLearn==0)) 
 DEC=zeros(M,N); 
 DEX=zeros(M,1); 
 DEB=zeros(M,1); 
 for iter=1:para2(2) 
 for l=1:P 
 x=X(l,:); 
 for k=1:M 
 SI=A(:,:,k); 
 dXC(k)=sqrt(abs((x-C(k,:))*SI*(x-C(k,:))')); 
 W(k)=1/(1+(dXC(k)/Xikma(k))^(2*B(k))); 
 end; 
 for k=1:K 
 PF=PP(:,:,k); 
 F(k,:)=(W.*(PF*[x';1]))'; 
 end; 
 Y=sum(F,2)'; 
 EE(l,:)=Y-D(l,:); 
 for alpha=1:M 
 tmp=EE(l,:)*F(:,alpha)*W(alpha)*(1-W(alpha)); 
 if dXC(alpha)~=0 
DEC(alpha,:)=DEC(alpha,:)+(tmp*2*B(alpha)/(dXC(alpha)^2)*2).*(x-C(alpha,:))*SI; 
 DEB(alpha)=DEB(alpha)-tmp*2*log(dXC(alpha)/Xikma(alpha)); 
 end; 
 DEX(alpha)=DEX(alpha)+tmp*2*B(alpha)/Xikma(alpha); 
 end; 
 end; 
 oldSSE=sum(dot(EE,EE,2)); 
 stopEta=0; 
 while(stopEta==0) 
 C=C-Eta*DEC; 
 B=B-Eta*DEB; 
 Xikma=Xikma-Eta*DEX; 
 for l=1:P 
 % l 
 x=X(l,:); 
 for k=1:M 
 SI=A(:,:,k); 
 dXC(k)=sqrt(abs((x-C(k,:))*SI*(x-C(k,:))')); 
 W(k)=1/(1+(dXC(k)/Xikma(k))^(2*B(k))); 
 end; 
 for k=1:K 
 PF=PP(:,:,k); 
 F(k,:)=(W.*(PF*[x';1]))'; 
 Y(k)=sum(F(k,:)); 
 end; 
 EE(l,:)=Y-D(l,:); 
 end; 
 newSSE=sum(sum(EE.^2)); 
 if (newSSE>oldSSE*ErrorAccepted)&(Eta>=1e-10) 
 C=C+Eta*DEC; 
 B=B+Eta*DEB; 
 Xikma=Xikma+Eta*DEX; 
 Eta=Eta*DecEta; 
 if Eta<1e-10 stopEta=1; end; 
 else 
 oldSSE=newSSE; 
 Call(:,:,ind)=C; 
139 
- 139 - 
 Ball(:,ind)=B; 
 Xall(:,ind)=Xikma; 
 Eall(ind)=sqrt(oldSSE); 
 tall(ind)=ind; 
 epsall(ind)=Eta; 
 [ind oldSSE Eta] 
 ind=ind+1; 
 if (newSSE<=oldSSE) Eta=Eta*IncEta; end; 
 stopEta=1; 
 if mod(ind,onelen)==0 
 Call=cat(3,Call,zeros(M,N,onelen)); 
 Ball=[Ball,zeros(M,onelen)]; 
 Xall=[Xall,zeros(M,onelen)]; 
 Eall=[Eall,zeros(1,onelen)]; 
 tall=[tall,zeros(1,onelen)]; 
 epsall=[epsall,zeros(1,onelen)]; 
 end; 
 end; 
 end; 
 DEC=zeros(M,N); 
 DEX=zeros(M,1); 
 DEB=zeros(M,1); 
 end; 
 % forwarding signal for SVD 
 for i=1:P 
 x=X(i,:); 
 for k=1:M 
 SI=A(:,:,k); 
 dXC(k)=sqrt(abs((x-C(k,:))*SI*(x-C(k,:))')); 
 W(k)=1/(1+(dXC(k)/Xikma(k))^(2*B(k))); 
 end; 
 for k=1:M AA(i,(1+(k-1)*(N+1)):(k*(N+1)))=W(k).*[x,1]; 
 end; 
 end; 
 for k=1:K 
 tmp=temp(:,k); 
 for j=1:M PF(j,:)=tmp((1+(j-1)*(N+1)):(j*(N)))'; 
 end; 
 PP(:,:,k)=PF; 
 end; 
 EE=AA*temp-D; 
 %EE=D; 
 oldSSE=sum(sum(EE.^2)) 
end; 
Call=Call(:,:,1:ind-1); 
Ball=Ball(:,1:ind-1); 
Xall=Xall(:,1:ind-1); 
Eall=Eall(1:ind-1); 
TSK_NetPresent=1; 
save('qqq','Call','Ball','Xall','Eall','PP') 
140 
- 140 - 
Phụ lục 9: Chương trình kiểm tra mạng TSK đã huấn luyện 
function res=tsk_test(X,D,C,A,B,Xikma,PP) 
P=size(X,1); 
%size of input vectors 
N=size(X,2); 
%number of rules 
M=size(C,1); 
%number of output 
K=size(D,2); 
%W vectors 
W=zeros(M,1); 
F=zeros(K,M); 
%output value for one entry 
Y=zeros(1,K); 
%result vectors 
res=zeros(P,2*K+1); 
res(:,1)=(1:P)'; 
res(:,2:K+1)=D; 
%distance matrix from one x to all center 
dXC=zeros(M,1); 
%Propagation 
for l=1:P 
 x=X(l,:); 
 for k=1:M 
 SI=A(:,:,k); 
 W(k,:)=1/(1+(dXC(k)/Xikma(k))^(2*B(k,:))); 
 end; 
 for k=1:K 
 PF=PP(:,:,k); 
 F(k,:)=(W.*(PF*[x';1]))'; 
 Y(k)=sum(F(k,:)); 
 end; 
 res(l,K+2:2*K+1)=Y; 
end; 
%%sum(sum((res(:,K+2:2*K+1)-res(:,2:K+1)).^2)) 
141 
- 141 - 
Phụ lục 10 : Thông số thiết bị thực nghiệm 
1. Chip FPGA: Để thiết kế mạch phát và nhận xung trong luận án sử dụng Chip 
FPGA Xilinx Inc với các thông số như bảng bên dưới: 
Nhà sản xuất Xilinx Inc Number of Logic 
Elements/Cells 
10476 
Số hiệu sản xuất XC3S500E-4VQG100I Total RAM Bits 368640 
Number of 
LABs/CLBs 
1164 Number of I/O 66 
Number of Gates 500000 Voltage - Supply 1.14V ~ 1.26 V 
2. Bộ biến đổi số sang tương tự DAC 
Trong mạch thực nghiệm sử dụng bộ biến đổi 14 bit DAC của hãng Texas 
Instruments ký hiệu DAC5672. Có 2 cổng vào số là DA[13:0] và DB[13:0], có 2 cổng 
ra tương tự là IoutAT1 IoutAT2 và IoutBT1 IoutBT2. 
 Tốc độ lấy mẫu 250Mhz 
 Nguồn cấp số cho DAC: UDVDD –3.0 V - 3.6 V, IDVDD: 25→ 38 mA. 
 Nguồn cấp tương tự cho ADC: UAVDD - 3.0 V - 3.6 V, IAVDD:75→90 mA. 
 Dải nguồn cấp cho DA[13:0 ] và DB[13:0] là -0.5 V→+0.5V. 
 Tín hiệu tương tự đầu ra: dòng điện 2-20mA, điện áp 1.14 - 1.26V ( tiêu chuẩn 
1,2V). 
Hình PL10.1: Sơ đồ nguyên lý mạch biến đổi DAC 
IOUTB2 
DAC5672 
3.3V 
AVD
C
DAC0
DAC1
CLKB 
Đường 
dây 
DAC-CLK SLEEP 
IOUTB1 
R2 
R3 
R1 
R4 C1 C4 
C5 
GSET 
GND 
GND 
DAC12 
DAC13 
C2 C3 
L1 L2 L3 
142 
- 142 - 
3. Bộ biến đổi ADC 
Trong sơ đồ sử dụng bộ biến đổi 14 bit ADC của hãng Texas Instruments ký hiệu 
ADS4149 có tốc độ lấy mẫu 250Mhz. Trong đó nguồn cấp là 1,8V. Tín hiệu tương tự 
đầu vào INP và INM điện áp phải dao động trong dải xung quang 0.95V. Tín hiệu số 
đầu ra 14 bit (ADC từ D0-D13). 
Hình PL10.2: Sơ đồ nguyên lý mạch biến đổi ADC 
INM 
ADS4149 
1.8V 
DVDD 
ADC0 
ADC1 
CLK 
ADC-CLK 
INP 
R4 
ADC12 
ADC13 VCM 
C4 C2 C3 
L1 L2 L3 
Đường 
dây 
R5 
R3 
R2 
R6 R1 
C1