Tóm tắt Luận án Nghiên cứu giải pháp tiết kiệm năng lượng trong thiết kế chuyển mạch sử dụng ở trung tâm dữ liệu

 1 
MỞ ĐẦU 
1. Năng lƣợng tiêu thụ của thiết bị mạng trong trung tâm dữ liệu 
Theo các nghiên cứu gần đây, các trung tâm dữ liệu điều tra dân số toàn cầu 
Dynatmics 2012 cho thấy, năng lượng tiêu thụ của các trung tâm dữ liệu giữa các năm 2011 
và 2012 trên toàn cầu tăng 63%. Năng lượng tiêu thụ của mạng Internet toàn cầu sẽ 
tăng rất nhanh trong thời gian tới 2010 - 2020. Trong đó các thiết bị mạng chiếm từ 20% 
đến 30% năng lượng tiêu thụ. Chi phí năng lượng cho trung tâm dữ liệu chiếm 44% tổng chi 
phí hoạt động. Đồng thời, với mức tiêu thụ năng lượng rất lớn, các trung tâm dữ liệu đang 
thải ra khoảng từ 2% đến 4% lượng khí thải cacbon, với đà phát triển công nghiệp hiện nay, 
con số đó có thể tăng gấp đôi vào khoảng năm 2020. 
Một trong những nguyên nhân của tình trạng trên là do mạng Internet nói chung cũng 
như các trung tâm dữ liệu nói riêng được thiết kế để có thể chịu tải tại giờ cao điểm ban 
ngày và ban đêm khi lưu lượng tải đạt giá trị cực đại. Tuy nhiên tại các khoảng thời gian 
còn lại (từ 0am – 6am), lúc này lưu lượng trên mạng thường thấp hơn nhiều so với lưu 
lượng tối đa. Mặt khác các thiết bị mạng hiện nay được thiết kế để có khả năng xử lý tối đa 
lượng tải tại mọi thời điểm. Điều này dẫn đến hiệu năng về mặt năng lượng của các thiết bị 
mạng hiện nay khá thấp. 
Ngoài ra, năng lượng tiêu thụ của các thiết bị mạng hiện tại khá tĩnh, nghĩa là năng 
lượng tiêu thụ của thiết bị trong trạng thái tải thấp, hoặc trạng thái nghỉ cao gần bằng năng 
lượng tiêu thụ trong trường hợp tải cao. Hầu hết các thiết bị mạng hiện nay không sử dụng 
năng lượng một cách hiệu quả. 
Hiện nay, có một số phương pháp nghiên cứu năng lượng tiêu thụ hợp lý cho chuyển 
mạch trong trung tâm dữ liệu. Về cơ bản, phần lớn các phương pháp này được phân loại như 
sau: (1) Tái thiết kế (Re-engineering), (2) Tương thích động (Dynamic adaptation), (3) Chế 
độ nghỉ thông minh (Smart sleeping/standby) 
2. Những vấn đề còn tồn tại 
Trong số các công trình nghiên cứu được công bố nói trên, ta nhận ra rằng: 
 Khó có thể tìm thấy những công trình mang lại cho ta thấy chi tiết về năng lượng tiêu 
thụ của các thành phần bên trong NetFPGA. Để thiết kế lại các bộ chuyển mạch có 
khả năng tiết kiệm năng lượng thì hiệu suất năng lượng của các thành phần bên trong 
các bộ chuyển mạch NetFPGA hiện nay cần được nghiên cứu chi tiết hơn. 
 Các phương pháp để cải thiện hiệu quả năng lượng được đề xuất trong các công trình 
công bố trên vẫn còn dưới mức tối ưu bởi vì trong hầu hết kết quả nghiên cứu thích 
ứng tần số được áp dụng cho một số khối chức năng nhưng không phải cho toàn bộ 
hệ thống. 
 Chưa có chỉ số đánh giá rõ ràng mức năng lượng tiêu thụ và năng lượng tiết kiệm tại 
một mức lưu lượng được sử dụng nhất định. 
Qua khảo sát về các công trình nghiên cứu trên về tiết kiệm năng lượng trong trung tâm 
dữ liệu. Ta thấy rằng công trình nghiên cứu về tiết kiệm năng lượng cho thiết bị mạng hiện 
nay chưa được quan tâm đúng mức và không có nhiều công trình được công bố trên các tạp 
chí, hội thảo khoa học trong nước và quốc tế. Mặc dù năng lượng tiêu thụ của các thiết bị 
 2 
mạng chiếm không nhỏ khoảng từ 20% đến 30% năng lượng tiêu thụ trong trung tâm dữ 
liệu. Vì vậy, việc “Nghiên cứu giải pháp tiết kiệm năng lượng trong thiết kế chuyển mạch 
sử dụng ở trung tâm dữ liệu” đã trở thành đề tài mang tính thời sự. 
3. Mục tiêu, đối tƣợng và phạm vi nghiên cứu 
 Mục tiêu nghiên cứu: 
 Đề xuất các giải pháp tiết kiệm năng lượng và thiết kế chuyển mạch mới có chức 
năng tiết kiệm năng lượng theo bộ điều khiển NOX hoặc POX. Đề xuất giải pháp 
thiết kế một chuyển mạch tự động tiết kiệm năng lượng theo lưu lượng đầu vào. 
 Đề xuất các thuật toán về giới hạn nhỏ nhất, lớn nhất và trung bình của năng lượng 
tiêu thụ trên các thiết bị mạng dưới lưu lượng tải khác nhau. Đề xuất chỉ số công suất 
trung bình API (Average Power Index) để đánh giá tỉ lệ năng lượng tiết kiệm. 
 Đề xuất giải pháp WOL (Wake on Lan) cho chuyển mạch OpenFlow giúp cho việc 
dễ dàng quản lý và tăng khả năng điều khiển linh hoạt cho chuyển mạch OpenFlow 
trong trường hợp hệ thống trung tâm dữ liệu có quy mô lớn hoặc khi sự cố xảy ra. 
 Đối tƣợng và phƣơng pháp nghiên cứu: 
 Tập trung vào kiến trúc chuyển mạch OpenFlow trên nền tảng Kit NetFPGA-1G, và 
bản tin điều khiển OpenFlow được phát triển đầu tiên bởi Đại học Standford. 
 Tập trung nghiên cứu các thuật toán thuật mô hình hóa năng lượng cho chuyển mạch 
OpenFLow. 
 Phương pháp nghiên cứu lý thuyết kết hợp thực nghiệm. 
 Phạm vi nghiên cứu: 
 Nghiên cứu các giải pháp tiết kiệm năng lượng và chức năng WOL cho chuyển mạch 
OpenFlow trên nền tảng NetFPGA, triển khai trên hệ thống thực nghiệm bao gồm bộ 
điều khiển NOX /POX, bộ phát và thu lưu lượng và sử dụng board PCIEXT-64UB 
để đo đạc, đánh giá năng tiết kiệm được cho chuyển mạch. 
 Mô hình hóa năng lượng tiêu thụ của chuyển mạch và đưa ra thuật toán tối ưu cho 
NetFPGA-1G (4 cổng) trong thực nghiệm, đồng thời đánh giá thuật toán bằng Matlab 
trên các mô hình năng lượng của chuyển mạch NetFPGA mở rộng có số cổng lớn 
hơn 16. 
 Nội dung của luận án chỉ tập trung nghiên cứu các giải pháp tiết kiệm năng lượng 
tiêu thụ cho chuyển mạch OpenFlow. Các kết quả đạt được của luận án được các 
đồng nghiệp sử dụng đánh giá mức năng lượng tiêu thụ trên toàn mạng trong kiến 
trúc thử nghiệm ECODANE. 
4. Cấu trúc nội dung của luận án 
Nội dung của luận án bao gồm 4 chương. Giới thiệu lý thuyết tổng quan, và vấn đề tiết 
kiệm năng lượng trong trung tâm dữ liệu được trình bày ở Chương 1. Toàn bộ đóng góp 
khoa học của luận án thể hiện ở các nội dung đề xuất và thực hiện trong Chương 2, Chương 
3, Chương 4. Cuối cùng là kết luận với các đóng góp khoa học của luận án và hướng phát 
triển nghiên cứu trong thời gian tới. 
 3 
Chƣơng 1 
Tổng quan lý thuyết và các công nghệ sử dụng trong trung tâm dữ liệu 
1.1. Giới thiệu chƣơng 
 Chương này cũng giới thiệu về kiến trúc mạng ECODANE (Reducing Energy 
Consumption in DAta Centre NEtworks based on Traffic Engineering) và các công nghệ 
sử dụng trong mạng. ECODANE là một kiến trúc mới dựa trên công nghệ SDN cho phép 
tùy chọn và bổ sung các chức năng mới vào mạng một cách nhanh chóng và mềm dẻo. Kiến 
trúc mạng ECODANE cho phép tạo ra một môi trường thử nghiệm tích hợp thuật toán 
tối ưu hoá RA-TAH cùng với chuyển mạch OpenFlow trên nền tảng NetFPGA để tiết kiệm 
năng lượng cho trung tâm dữ liệu. 
1.2. Kiến trúc mạng ECODANE 
Hình 1.5. Kiến trúc thử nghiệm ECODANE 
1.3. Các công nghệ phát triển kiến trúc mạng ECODANE 
1.3.1. Công nghệ OpenFlow 
Công nghệ OpenFlow là một công nghệ mạng điều khiển bằng phần mềm SDN 
(Software Defined Networking) là phương tiện cho phép các nhà nghiên cứu chạy các 
giao thức thử nghiệm trên hệ thống mạng mà ta sử dụng hàng ngày. Bộ chuyển mạch 
OpenFlow dựa trên nguyên tắc của các chuyển mạch Ethernet, bao gồm ba thành phần 
chính: Bảng Flow (Flow-table), kênh an toàn (Secure Channel), giao thức OpenFlow 
(OpenFlow Protocol), như trên Hình 1.6. 
Hình 1.6. Cấu trúc của chuyển mạch OpenFlow 
 4 
1.3.2. Công nghệ NetFPGA 
Nền tảng NetFPGA (Hình 1.8) cho phép các nhà nghiên cứu xây dựng nguyên mẫu của 
những hệ thống mạng tốc độ cao, được tăng tốc bằng phần cứng một cách nhanh chóng. 
Nền tảng này giúp cho các nhà nghiên cứu xây dựng những chuyển mạch Ethernet và các bộ 
định tuyến IP trên phần cứng thay vì trên phần mềm, có thể sử dụng NetFPGA để thử 
nghiệm các dịch vụ mạng tiên tiến phục vụ cho các mạng thế hệ tiếp theo. Nền tảng 
NetFPGA bao gồm ba thành phần chính: phần cứng, gateware, phần mềm. 
Hình 1.8. Nền tảng NetFPGA 
1.3.3. Chuyển mạch OpenFlow trên nền tảng NetFPGA 
Việc xây dựng bộ chuyển mạch OpenFlow trên kit NetFPGA được dựa trên mô hình 
đường ống (Hình 1.13) mô tả kiến trúc đơn giản trong nf2_core. 
Hình 1.13. Mô hình đường ống áp dụng cho việc thiết kế phần cứng mạng 
1.4. Tổng kết chƣơng 
Chương này đã trình bày về tầm quan trọng, đặc điểm kiến trúc mạng trung tâm dữ liệu. 
Ngoài ra, chương này cũng giới thiệu về kiến trúc mạng ECODANE và các công nghệ được 
sử dụng trong mạng. Xuất phát từ các ưu điểm của kiến trúc mạng ECODANE, các đề xuất 
nghiên cứu trong các chương tiếp theo của luận án tập trung nghiên cứu các giải pháp tiết 
kiệm năng lượng cho chuyển mạch OpenFlow trên nền tảng NetFPGA. 
Chƣơng 2 
Các giải pháp tiết kiệm năng lƣợng cho chuyển mạch OpenFlow 
2.1. Giới thiệu chƣơng 
Chương này xây dựng hệ thống đo đạc và đưa ra phân bổ năng lượng tiêu thụ của từng 
khối chức năng trong Kit NetFPGA-1G. Từ đó đánh giá và đưa ra quyết định nên cắt giảm 
điện năng tiêu thụ của các khối trong chuyển mạch. Dựa trên sự đánh giá này, tác giả đề 
xuất các giải pháp thiết kế chuyển mạch OpenFlow mới có chức năng tiết kiệm năng lượng. 
Mở rộng bản tin điều khiển OpenFlow kết hợp với bộ điều khiển NOX /POX để điều khiển 
 5 
chuyển mạch nhằm tiết kiệm năng lượng. Ngoài ra chương này cũng xây dựng chuyển mạch 
tự động tiết kiệm năng lượng dựa theo lưu lượng đầu vào. 
2.2. Phân ổ năng lƣợng của chuyển mạch OpenFlow 
2.2.1 Hệ thống đo đạc năng lƣợng tiêu thụ của Kit NetFPGA-1G 
Hệ thống đo đạc sử dụng Kit NetFPGA-1G là cơ sở cho phát triển chuyển mạch có chức 
năng tiết kiệm năng lượng. Kit gồm 4 cổng Ethernet 1Gbps và một bộ điều khiển dựa trên 
Virtex II Pro 50 FPGA dòng sản phẩm của Xilinx. Thiết kế ban đầu của chuyển mạch được 
thiết kế dựa trên dự án chuyển mạch OpenFlow phiên bản 1.0.0.4. Hình 2.2 mô tả chi tiết 
kiến trúc của hệ thống đo đạc và kiểm tra. 
Host PC
Chuyển mạch
NetFPGA
PCIEXT-64UB
C0
C1
C2
C3
Chuyển mạch
NetFPGA
C0
C1
Chuyển mạch
NetFPGA
C0
C1
Chuyển mạch
NetFPGA
C0
C1
Chuyển mạch
NetFPGA
C0
C1
Thiết bị 
Oscilloscope
3.
3V
5.0V
Bo mạch hiển thị 
công suất
C0
C1
C2
C3P
há
t 
lư
u 
lư
ợ
ng
 1 C0
C1
C2
C3
Phát lư
u lư
ợ
ng 2
C2
C2
C2
C2
Chú ý: Băng thông
800Mbps
1Gbps
Hình 2.2. Hệ thống đo đạc năng lượng của chuyển mạch trên nền tảng NetFPGA 
2.2.2 Đặc tính năng lƣợng chi tiết của Kit NetFPGA-1G 
Quá trình đo đạc đặc tính năng lượng của chuyển mạch NetFPGA bao gồm 4 bước: (1) 
đường đặc tính năng lượng cơ bản, (2) đặc tính giao tiếp năng lượng mạng, (3) đặc tính 
năng lượng động, (4) chi tiết đặc tính năng lượng của từng khối chức năng trong chuyển 
mạch OpenFlow. Kết quả đo lường được tóm tắt như Hình 2.4. 
Hình 2.4 Đặc tính năng lượng của Kit NetFPGA khi chạy như chuyển mạch OpenFlow 
Nhận xét kết quả đo được: 3 điểm đáng chú ý của đặc tính năng lượng Kit NetFPGA 
chạy như một chuyển mạch OpenFlow được chỉ rõ như sau: Năng lượng cơ bản tiêu thụ gần 
39% của tổng năng lượng. Trong khi đó chip FPGA chiếm khoảng 23.3% và khối Ethernet 
chiếm khoảng 37.7%. 
2.3. Giải pháp giảm tần 
Đặc tính năng lượng của Kit NetFPGA ở Mục 2.2.2, ta thấy rằng năng lượng tiêu thụ 
chip FPGA chiếm khoảng 23.3% có thể cắt giảm. Dựa vào điều này tác giả đề xuất giải 
pháp tiết kiệm năng lượng cho chuyển mạch OpenFlow bằng cách thiết kế một bộ điều 
 6 
khiển tần số CC (Clock Controller), và mở rộng bản tin điều khiển từ NOX /POX để giảm 
tần số hoạt động của chuyển mạch nhằm tiết kiệm năng lượng. 
 2.3.1. Nguyên lý giảm tần 
Năng lượng tiêu thụ Pc của thiết bị CMOS, chính là chip FPGA tỉ lệ thuận với tần số 
clock được chỉ ra ở công thức (2.1) 
 (2.1) 
Theo công thức (2.1), để tiết kiệm năng lượng, tác giả đề xuất giảm tần số hoạt động sẽ 
được giảm xuống còn: f/2, f/4, f/8, f/16, f/32, f/64... 
 2.3.2. Thiết kế khối điều khiển tần số CC (Clock Controller) 
Trong mục này tác giả đề xuất thiết kế khối điều khiển đồng hồ CC tạo ra một nguồn 
xung nhịp độc lập và linh hoạt với nhiều mức đầu ra tần số, bằng cách bổ sung thêm khối 
điều khiển tần số CC và khối chia tần số CD (Clock Divider) được chỉ ra ở Hình 2.5 nhằm 
tiết kiệm năng lượng. 
Xử lý gói 
tin
Bộ đệm 
vào
Bộ đệm ra
Gói tin vào
Gói tin ra
N
F2
C
O
R
E
Clock 
Divider
Xử lý gói 
tin
Clock 
Controller
UDP
m
a
st
e
r_
cl
o
ck
core clk
cpci clk
NF2TOP
Giảm tần
Hình 2.5. Bốn khối chức năng mới được nhúng trên Core FPGA (khối nét đứt) 
Như được chỉ ra ở Hình 2.5, xung nhịp chính được sử dụng trong khối mở rộng 
core_clk, với tần số mặc định là 125 Mhz. Để tiết kiệm năng lượng, tần số làm việc của hệ 
thống giảm xuống bằng cách chia tần số chính ra với các hệ số 2, 4, 8. 16, vv. Trên thực 
nghiệm, chuyển mạch không thể phục hồi về trạng thái bình thường nếu tần số làm việc 
được giảm xuống thấp hơn 3.90625 Mhz. Do đó, tác giả đề xuất giữ tần số làm việc của hệ 
thống nhỏ nhất là 3.90625 Mhz. 
 2.3.3. Mở rộng ản tin OpenFlow điều khiển giảm tần 
Để giảm công suất tiêu thụ của chuyển mạch tác giả mở rộng các bản tin giao thức 
OpenFlow để điều khiển tần số hoạt động của chuyển mạch. Bản tin mở rộng OpenFlow 
được định nghĩa như sau: 
Bảng 2.1. Bản tin OFPT_SWITCH_MOD giảm tần 
Opflow 
header 
Datapath ID Switch state Option Pad 
8bytes 8 bytes 1bytes 4bytes 3bytes 
F - - - - M2 M1 M0
7 0
Reserved ModeFlag 
Hình 2.6. Trường Switch state 
 7 
2.4. Giải pháp điều khiển trạng thái các cổng Ethernet 
Đặc tính năng lượng của Kit NetFPGA ở Mục 2.2.2 đưa ra năng lượng tiêu thụ của các 
cổng Ethernet lớn nhất chiếm khoảng 37.7% khi được thiết lập ở chế độ 1Gbps. Dựa vào 
điều này tác giả đề xuất giải pháp tiết kiệm năng lượng cho chuyển mạch OpenFlow bằng 
cách xây dựng phần mềm điều khiển và mở rộng bản tin OpenFlow để thay đổi tốc độ liên 
kết của các cổng Ethernet nhằm tiết kiệm năng lượng cho chuyển mạch. 
 2.4.1. Nguyên lý thay đổi tốc độ liên kết (link_rate) 
Trong BCM5464SR NIC có 4 thanh ghi MII để điều khiển 4 cổng Ethernet riêng biệt. 
Do vậy, bằng cách thay đổi driver OpenFlow, chuyển mạch có thể nhận được bản tin điều 
khiển OpenFlow từ bộ điều khiển (NOX hay POX) và thiết lập giá trị của thanh ghi MII để 
thay đổi chế độ hoạt động. Cấu trúc của tin nhắn MDIO mô tả ở Hình 2.8. 
- -
27
- - -
31 2930 28
0 1 - -
Hoạt động2 bit đầu
22
- -
Địa chỉ thanh ghi [4:0]
- - -
17 15 016
- - - - -
TA Bit điều khiển dữ liệu [15:0]
-
Địa chỉ vật lý[4:0]
Hình 2.8. Cấu trúc bản tin MDIO 
Kết hợp bit 6 và bit 13 của thanh ghi MII để chọn 3 trạng thái băng thông khác: a) “00” 
cho 10 Mbps; b) “01” cho 100 Mbps; c) “10” cho 1 Gbps và “11” không sử dụng (Hình 2.9) 
Lựa chọn tốc độ
R - SP0 AN LP - -
6 0
- SP1 - - -
15 13
Chế độ công suất thấp
Tự động thương lượng
-
5
- --
Hình 2.9. Chức năng các bit trong thanh ghi MII 
 2.4.2. Mở rộng ản tin OpenFlow điều khiển cổng Ethernet 
Để thay đổi tốc độ liên kết các cổng Ethernet cho chuyển mạch nhằm tiết kiệm năng, 
tác giả mở rộng bản tin điều khiển OpenFlow. 
Trường link_state chứa thông tin điều khiển cổng như trên Hình 2.10. Giá trị „1‟ tại ô 
cờ (Flag) sẽ quyết định có hay không đổi trạng thái của chuyển mạch. Cặp bit {P1, P0} xác 
định số hiệu cổng, cặp bit {B1, B0} xác định băng thông trên cổng đã chọn: “11” tức là 
1Gbps,  ... iện các đặc điểm công suất của thiết bị mạng tốt hơn, chỉ số mới API (Average 
Power Index) ch s c ng su t trung nh được đề xuất, để chỉ ra bao nhiêu năng lượng mà 
thiết bị có thể tiết kiệm được dựa trên đường công suất trung bình. API được định nghĩa là tỉ 
lệ phần trăm của tổng công suất trung bình tiết kiệm được so với công suất tiêu thụ cực đại 
khi chuyển mạch hoạt động ở trạng thái tối đa. API được tính như sau: 
∫ * ̅( )+ 
∫ 
∫ ̅( ) 
 (3.13) 
Với khái niệm API, chuyển mạch có API cao hơn sẽ tiết kiệm được nhiều năng lượng 
hơn. Như miêu tả của Hình 3.2, API của thiết bị 1 được chỉ ra là vùng diện tích được giới 
hạn bởi đường cong công suất trung bình (đường nét liền) với đường công suất hằng số 
100% . Tương tự, thiết bị 2 cũng có API với đường biên là đường nét đứt. Ta có thể thấy 
rằng, diện tích của API1 lớn hơn so với API2; điều đó có nghĩa là thiết bị 1 tiết kiệm năng 
lượng tốt hơn thiết bị 2. 
Hình 3.2. Chỉ số EPI và API của thiết bị mạng 
3.8. Đánh giá hiệu năng 
3.8.1. Biểu đồ sử dụng năng lƣợng của chuyển mạch NetFPGA 
Đo và tính toán công suất của chuyển mạch theo lưu lượng đầu vào sử dụng các thuật 
toán đường công suất cực đại, đường công suất cực tiểu, đường công suất trung bình ta được 
biểu đồ đặc tính năng lượng theo lưu lượng đầu vào biểu diễn trên Hình 3.3. 
Hình 3.3. Đặc tính năng lượng của chuyển mạch NetFPGA 4 cổng 
 18 
Theo biểu đồ Hình 3.3, ta có một số nhận xét về năng lượng tiêu thụ của chuyển mạch 
như sau: Cả đường biên giới hạn của Pmax và Pmin đều có dạng bậc thang do sự nhảy bậc 
năng lượng sử dụng của các trạng thái cổng Ethernet. 
3.8.2. So sánh hiệu quả sử dụng năng lƣợng giữa chuyển mạch NetFPGA-1G 
với chuyển mạch thƣơng mại 
So sánh phương pháp điều khiển năng lượng đã xây dựng trên NetFPGA với hai chuyển 
mạch thương mại có tính năng tương tự là Tier-2 HP Enterprise-16 cổng và OpenFlow 
Pronto-48 cổng. Cả hai chuyển mạch đều có thuật toán điều khiển công suất. 
a) Chuyển mạch 8 cổng 
b) Chuyển mạch 16 cổng 
Hình 3.4. Liên kết các NetFPGA qua cổng SATA để tạo các chuyển mạch có nhiều cổng 
Hình 3.5. Đặc tính năng lượng của chuyển mạch NetFPGA 8 cổng 
So sánh hiệu quả sử dụng năng lượng của chuyển mạch NetFPGA 16 cổng với chuyển 
mạch 16 cổng HP Enterprise. 
a) So sánh đường bao công suất tối đa và tối 
thiểu HP Enterprise và NetFPGA 16 cổng 
b) So sánh đường công suất trung bình của 
HP Enterprise và NetFPGA 16 cổng 
Hình 3.6. So sánh công suất tiêu thụ trên HP Enterprise và NetFPGA 16 cổng 
 19 
a) So sánh đường bao công suất tối đa và tối 
thiểu của Pronto và NetFPGA 48 cổng 
b) So sánh đường công suất trung bình của 
Pronto và NetFPGA 48 cổng 
Hình 3.7. So sánh công suất tiêu thụ trên Pronto và NetFPGA 48 cổng theo lý thuyết 
Bảng 3.5. Chỉ số tiết kiệm công suất của các chuyển mạch khác nhau 
Chuyển mạch (W) ( ) (W) 
4p NetFPGA 60.23 0.1181 11.560 10.195 
8p NetFPGA 60.23 0.1501 23.020 19.564 
16p NetFPGA 60.23 0.1677 46.040 38.319 
48p NetFPGA 60.23 0.1784 138.120 113.479 
16p Enterprise 26.97 0.0659 53.400 49.881 
48p Pronto 39.30 0.1318 111.524 96.825 
3.9. Tổng kết chƣơng 
Trong chương này đã chứng minh rằng EPI được đưa ra là chưa đủ để mô tả đặc tính 
tiêu thụ năng lượng của thiết bị mạng. Đặc biệt, EPI không thể sử dụng để nghiên cứu đặc 
tính tiêu thụ năng lượng của thiết bị theo lưu lượng đầu vào. Vì vậy, qua chương này luận 
án đã đạt được các kết quả sau: 
 Mô hình hóa năng lượng cho chuyển mạch dựa trên thuật toán giới hạn năng lượng tối 
đa và tối thiểu, cũng như năng lượng sử dụng trung bình. 
 Ngoài ra, Chỉ số công suất trung bình API cũng được đưa ra để chỉ ra tỉ lệ năng lượng 
tiết kiệm khi lưu lượng đầu vào biến đổi từ 0% đến 100% băng thông. 
CHƢƠNG 4 
Giải pháp WOL cho chuyển mạch OpenFlow 
4.1. Giới thiệu chƣơng 
WOL (Wake on LAN) là một kỹ thuật phần cứng và phần mềm dùng để Wake up (đánh 
thức) hệ thống đang ở chế độ Sleep (chế độ ngủ) bằng cách gửi một gói dữ liệu đặc biệt tới 
một máy có hỗ trợ tính năng WOL trong cùng một mạng nội bộ. Tính năng mở rộng này 
cho phép các nhà quản trị có thể bật từ xa các máy tính đang tắt, từ đó thực hiện bảo trì hệ 
thống mạng ngay cả khi người dùng đã tắt máy. Nếu không có tính năng này, các nhà quản 
trị sẽ phải đến tận nơi để khởi động từng máy tính, sẽ rất khó khăn nếu hệ thống có quy mô 
lớn. 
 20 
4.2. Định nghĩa chế độ Sleep cho chuyển mạch OpenFlow 
 Sử dụng mô đun điều khiển tần số hoạt động CC tích hợp trong lõi của NetFPGA kết 
hợp thay đổi một số bit của thanh ghi điều khiển MII trong các chip điều khiển Enthernet. 
Từ đó, tác giả đề xuất hai chế độ Sleep mới cho chuyển mạch như sau: 
 Chế độ Sleep cổng: Chế độ này được sử dụng để tắt một hoặc nhiều cổng Ethernet khi 
không có lưu lượng đi qua các cổng nhằm tiết kiệm năng lượng. Trong chế độ này, việc 
chuyển mạch hoạt động ở 125 MHz để duy trì hoạt động của cổng Ethernet khác. 
 Chế độ Sleep chuyển mạch: Chế độ này được kích hoạt khi không có bất kỳ lưu lượng 
đi qua bất kỳ cổng Ethernet. Trong trường hợp này, việc chuyển mạch không cần phải 
xử lý các luồng dữ liệu và có thể chạy ở tần số đồng hồ tối thiểu là 3,90625 MHz, trong 
khi ba trong số bốn cổng Ethernet được tắt hoàn toàn. Trong chế độ này, chuyển mạch 
vẫn duy trì hoạt động của một cổng Ethernet ở 10Mbps để chuyển mạch có thể được 
Wake up ngay lập tức khi có lưu lượng đi qua theo phương pháp WOL. 
4.3. Thiết kế chức năng WO cho chuyển mạch OpenFlow 
4.3.1. Mở rộng ản tin WO 
 Mỗi thiết bị đều có gói tin “WOL packet” riêng của nó bao gồm 6 byte tiêu đề với tất 
cả các bit 1 (0xFFFFFFFFFFFF) tiếp theo là địa chỉ vật lý của thiết bị (địa chỉ MAC 48-bit, 
tức là 0x112233445566) lặp đi lặp lại 16 lần địa chỉ MAC này với tổng số 102 byte có thể 
thấy trong Hình 4.1. 
Dựa vào tiêu chuẩn này, tác giả xây dựng thêm 2 byte mở rộng mô tả như Hình 4.2 
được đặt ngay sau 16 lần lặp đi lặp lại của địa chỉ MAC của cổng Ethernet theo dõi để nhận 
biết gói tin “WOL packet”. Những byte mở rộng cho chuyển mạch OpenFlow được sử dụng 
để Wake up cổng Ethernet hoặc chuyển mạch từ chế độ Sleep. 
FF . FF FF 11 22 33 44
Lặp lại 16 lần địa 
chỉ MAC 
48-bit địa 
chỉ MAC 
 6 byte tiêu đề 
0xFF
55 66 11 22 ... ... 66
Hình 4.1. Bản tin tiêu chuẩn của WOL packet 
B14 B13 B12 B11 B10 B9 B8 B7
Cổng 0Dự phòng
B6 B5 B4 B3 B2 B1 B0B15
Cổng 1Cổng 2Cổng 3Chế độ chuyển mạch
Chế độ cổng
Hình 4.2. Cấu trúc của 2 byte mở rộng cho bảng tin WOL packet 
Bảng 4.1. Trạng thái của cổng 0 
B1B0 Trạng thái của cổng 
00 Tắt 
01 10Mbps 
10 100Mbps 
11 1Gbps 
 21 
Bảng 4.2. Thay đổi tần số hoạt động của chuyển mạch 
B9B8 Tần số hoạt động 
00 3.90625 MHz 
01 125 MHz 
4.3.2. Thiết kế chức năng WO cho chuyển mạch 
Khối phát hiện gói tin “WOL packet” được xây dựng như trong Hình 4.3, các tín hiệu 
đầu ra của khối này được kết nối với khối NF2_MDIO để điều khiển các chế độ Sleep cho 
cổng và kết nối với khối điều khiển WOL để điều khiển các chế độ Sleep cho chuyển mạch. 
ETHERNET NF2_CORE
MII 
REGISTER
CONTROL
PORT
[0:3]
NF2_MDIO
Rx&Tx 
MAC Rx & Tx 
Queue
USER DATA PATH
NF2_Reg_Grp
CPCI_NF2_Bus
WOL 
Packet 
Detector
Clock 
Controller
WOL 
Controller
WOL_port
WOL_core
WOL_enable
Hình 4.3. S đ khối tách gói tin WOL Packet 
4.4. Kết quả thực nghiệm 
4.4.1. Công suất của chuyển mạch ở hai chế độ sleep 
Kết quả đo lường tiêu thụ điện năng của một chuyển mạch OpenFlow dựa trên nền tảng 
NetFPGA với hai chế độ ngủ khác nhau được thể hiện trong Bảng 4.3. 
Bảng 4.3. Công suất tiêu thụ của chuyển mạch với các chế độ sleep khác nhau 
Chế độ Công suất tiêu thụ của chuyển mạch (mW) 
Sleep 1 cổng 10444 
Sleep 2 cổng 9289 
Sleep 3 cổng 8204 
Sleep chuyển mạch 4577 
Trong Mục 2.2.2, tổng công suất tiêu thụ của chuyển mạch khi tắt cả bốn cổng hoạt 
động ở băng thông khoảng 1Gbps đo được kết quả là 11550 mW. Đây là công suất tiêu thụ 
điện năng lớn nhất của việc chuyển mạch hoạt động ở chế độ bình thường. Với chế Sleep 
được đề xuất, chuyển mạch có thể tiết kiệm khoảng 9,8% tổng công suất tiêu thụ khi một 
cổng được thiết lập ở chế độ Sleep và lên đến khoảng 60% nếu chuyển mạch được thiết lập 
ở chế chế độ Sleep. 
4.4.2. Kiểm tra phƣơng pháp WO cho chuyển mạch OpenFlow 
Tác giả xây dựng hệ thống thực nghiệm để kiểm tra chức năng Wake up của chuyển 
mạch khi chuyển mạch chạy ở chế độ Sleep. Như mô tả trong Hình 4.5, PC1 đóng vai trò 
bộ điều khiển trong đó có bộ phát lưu lượng gói tin để gửi các gói tin WOL vào cổng 
Ethernet để Wake up chuyển mạch OpenFlow đang ở chế độ Sleep. PC2 được sử dụng để 
giám sát các chế độ làm việc của chuyển mạch OpenFlow theo kịch bản. 
 22 
Chuyển mạch OpenFlow
PC1
(Điều khiển 
chuyển mạch)
PC2
(Theo dõi trạng 
thái chuyển 
mạch)
Gửi bản tin 
magic_pk
Cổng 3
tắt
Cổng 2
tắt
Cổng 1
10Mbps
Cổng 0
tắt
PCIEXT-64UB
(Đo công suất tiêu thụ)
Mạch hiển thị công suất
NetFPGA
00:4E:46:32:43:00
00:4E:46:32:43:01
00:4E:46:32:43:02
00:4E:46:32:43:03
Hình 4.5. Hệ thống Testbed kiểm tra chức năng WOL 
Tác giả xây dựng kịch ản 1 để kiểm tra: Đầu tiên cổng 0 được tắt và sau đó một gói 
tin WOL được gửi đến cổng 1 đang hoạt động bình thường và đang lắng nghe các gói tin 
WOL gửi đến để Wake up cổng 0, gói tin này có chứa địa chỉ MAC của cổng Ethernet 1 và 
có bit {B0, B1} thiết lập là "11". Sau khi cổng 1 nhận được một gói tin WOL cổng 0 được 
Wake up thành công như mô tả trong Hình 4.8. 
Hình 4.8. Theo dõi trạng thái của chuyển mạch khi Wake up cổng 0 
Tác giả xây dựng kịch ản 2 để kiểm tra: Chuyển mạch OpenFlow được thiết lập hoạt 
động ở chế độ Sleep ở tần số tối thiểu 3,90625 MHz và ba cổng được tắt, cổng 1 đang chạy 
ở tốc độ 10Mbps để lắng nghe các gói tin WOL. Sau đó, PC1 gửi gói tin WOL để Wake up 
chuyển mạch hoạt động bình thường. Gói tin này có chứa địa chỉ MAC của cổng 1 và đã 
mở rộng các byte như trong Hình 4.9. 
0 0 0 0 0 0 1 1
Cổng 0Dự phòng
1 1 1 1 1 1 10
Cổng 1Cổng 2Cổng 3Chế độ chuyển mạch
Chế độ cổng
Hình 4.9. Byte mở rộng để Wake up chuyển mạch 
Sau khi cổng 1 nhận gói tin WOL, chuyển mạch được Wake up thành công và hoạt 
động ở trạng thái bình thường. PC2 cũng theo dõi được tất cả các trạng thái của chuyển đổi, 
như thể hiện trong Hình 4.10. 
 23 
Hình 4.10. Theo dõi trạng thái hoạt động khi Wake up chuyển mạch 
4.5. Tổng kết chƣơng 
Trong chương này, tác giả đã xây dựng thành công hai chế độ Sleep cho chuyển mạch 
OpenFlow để giảm điện năng tiêu thụ. Ngoài ra, phương pháp WOL cho chuyển mạch 
OpenFlow dựa trên nền tảng NetFPGA từ chế độ Sleep sang chế độ hoạt động bình thường 
đã được đề xuất. 
KẾT UẬN VÀ HƢỚNG PHÁT TRIỂN 
Các điểm đáng chú ý về toàn ộ nội dung luận án 
 Nội dung của luận án là một chủ đề xuyên suốt bắt đầu từ các khảo sát về tiết kiệm 
năng lượng của chuyển mạch, đề xuất các giải pháp tiết kiệm năng lượng và xây dựng các 
chuyển mạch có chức năng tiết kiệm năng lượng. Chỉ số công suất trung bình API cũng 
được đưa ra để đánh giá khả năng tiết kiệm năng lượng của chuyển mạch khi lưu lượng đầu 
vào biến đổi. Cuối cùng, luận án trình bày phương pháp WOL cho chuyển mạch OpenFlow 
dựa trên nền tảng NetFPGA nhằm tiết kiệm năng lượng. 
Phần mở đầu là một cuộc khảo sát nhỏ về các đặc điểm và tình hình nghiên cứu về tiết 
kiệm năng lượng cho chuyển mạch OpenFlow dựa trên nền tảng NetFPGA trong thời gian 
vừa qua. 
 Chương 1 đã giới thiệu về tầm quan trọng, đặc điểm kiến trúc mạng và các công nghệ 
sử dụng trong trung tâm dữ liệu. 
Qua phần Mở đầu và Chương 1 giúp người đọc có một cái nhìn tổng quan về tầm quan 
trọng tiết kiệm năng lượng cho chuyển mạch, để hướng đến trung tâm mạng dữ liệu xanh, 
đó cũng là một xu hướng phát triển của mạng trong tương lai. 
Chương 2 đã xây dựng hệ thống đo đạc năng lượng các khối bên trong chuyển mạch 
OpenFlow. Dựa vào kết quả này ta có thể quyết định khối nào trong chuyển mạch nên được 
cắt giảm điện năng. Có thể thấy từ các kết quả đạt được ở chương này như sau: 
 Xây dựng được mô hình hệ thống đo đạc năng lượng và xác định được các đặc tính 
tiêu thụ công suất của các khối trong chuyển mạch OpenFlow. Đề xuất các giải pháp 
tiết kiệm năng lượng cho chuyển mạch như thay đổi tần số hoạt động trên toàn bộ 
chip NetFPGA, đề xuất giải pháp điều khiển mỗi cổng Ethernet chạy ở một số băng 
tần khác nhau nhằm tiết kiệm năng lượng cho chuyển mạch. 
 Thiết kế chuyển mạch OpenFlow có khả năng tiết kiệm năng lượng dựa theo bản tin 
điều khiển OpenFlow mở rộng. 
 24 
 Thiết kế thành công chuyển mạch OpenFlow tự động tiết kiệm năng lượng theo lưu 
lượng đầu vào. 
Trong Chương 3, mô hình hóa năng lượng cho chuyển mạch đã đưa ra và chứng minh 
rằng dựa vào chỉ số EPI là chưa đủ để mô tả đặc tính tiêu thụ năng lượng của thiết bị mạng. 
Vì vậy, phương pháp mô hình hóa năng lượng cho chuyển mạch được đưa ra dựa trên giới 
hạn năng lượng tối đa, tối thiểu cũng như năng lượng sử dụng trung bình. Chỉ số công suất 
trung bình API đã được đề xuất để chỉ ra tỉ lệ năng lượng tiết kiệm. 
Cuối cùng, Chương 4 đã thực hiện thành công hai chế độ Sleep cho chuyển mạch 
OpenFlow để giảm điện năng tiêu thụ. Ngoài ra, cũng đã thực hiện giải pháp WOL cho 
chuyển mạch OpenFlow dựa trên nền tảng NetFPGA từ chế độ Sleep sang chế độ hoạt động 
bình thường. 
Đóng góp khoa học của luận án 
Các nội dung được chỉ ra sau đây cũng chính là các đóng góp khoa học của luận án. 
 Đề xuất các giải pháp tiết kiệm năng lượng cho chuyển mạch OpenFlow như: Giải 
pháp thay đổi tần số hoạt động, giải pháp thay đổi tốc độ link-rate trên mỗi cổng 
Ethernet. Mở rộng các bản tin điều khiển OpenFlow cho các giải pháp đề xuất nhằm 
tiết kiệm năng cho chuyển mạch. Đề xuất giải pháp thiết kế chuyển mạch tự động tiết 
kiệm năng lượng cho mạng OpenFlow theo lưu lượng đầu vào. 
 Đề xuất phương pháp mô hình hóa năng lượng chuyển mạch, đưa ra thuật toán tính 
toán về giới hạn nhỏ nhất, lớn nhất và trung bình của năng lượng tiêu thụ trên các 
chuyển mạch dưới lưu lượng tải khác nhau. Đưa ra chỉ số công suất trung bình API 
cũng được để đánh giá tỉ lệ năng lượng tiết kiệm khi lưu lượng đầu vào biến đổi từ 
0% to 100%. 
 Đề xuất giải pháp Sleep cho chuyển mạch OpenFlow để giảm năng lượng tiêu thụ và 
chức năng WOL cho chuyển mạch OpenFlow giúp cho việc dễ dàng quản lý và tăng 
khả năng điều khiển linh hoạt cho chuyển mạch OpenFlow trong trường hợp hệ 
thống trung tâm dữ liệu có quy mô lớn hoặc khi có sự cố xảy ra. 
Hƣớng phát triển trong th i gian tới 
Toàn bộ nội dung và các kết quả đạt được trong luận án chỉ ra rằng nghiên cứu các giải 
pháp tiết kiệm năng lượng cho chuyển mạch trong trung tâm dữ liệu là rất cần thiết, khả thi 
và có nhiều ứng dụng tiềm năng trong sản xuất chuyển mạch thương mại. Hướng phát triển 
trong thời gian tới đó là tập trung vào việc xây dựng một chuyển mạch NetFPGA chạy một 
hệ điều hành nhúng độc lập mà không cần máy chủ PC, hỗ trợ giao thức OpenFlow và có 
đầy đủ chức năng tiết kiệm năng lượng mà tác giả đã đề xuất trong luận án.