Giáo trình Điện tử số

Giáo trình 
ĐIỆN TỬ SỐ 
1ĐIỆN TỬ SỐ
Digital Electronics
Bộ môn Kỹ thuật máy tính
Khoa Điện Điện Tử
Trường ĐH Giao Thông Vận Tải
2nguyenvanbientbd47@gmail.com
3Mục đích môn học
ƒ Cung cấp các kiến thức cơ bản về:
} Cấu tạo
} Nguyên lý hoạt động
} Ứng dụng
của các mạch số (mạch logic, IC, chip)
ƒ Trang bị nguyên lý
} Phân tích
} Thiết kế
các mạch số cơ bản
ƒ Tạo cơ sở cho tiếp thu các kiến thức chuyên ngành
4Tài liệu tham khảo chính
ƒ Introductory Digital Electronics - Nigel P. Cook -
Prentice Hall, 1998
ƒ Digital Systems - Principles and Applications -
Tocci & Widmer - Prentice Hall, 1998
ƒ 
5Thời lượng môn học
ƒ Tổng thời lượng: 60 tiết
} Lý thuyết: 45 tiết, tại giảng đường
} Thực hành: 15 tiết.
Mô phỏng một số mạch điện tử số trong giáo trình sử dụng phần
mềm Multisim v8.0
ƒ Hướng dẫn thực hành tại phòng máy
} C1-325, Cô Nguyệt Bộ môn KTMT liên hệ
ƒ Nộp báo cáo thực hành kèm bài thi
ƒ Không có báo cáo thực hành => 0 điểm.
6Nội dung của môn học
ƒ Chương 1. Giới thiệu về Điện tử số
ƒ Chương 2. Các hàm logic
ƒ Chương 3. Các phần tử logic cơ bản
ƒ Chương 4. Hệ tổ hợp
ƒ Chương 5. Hệ dãy
7Điện tử số
Chương 1
GIỚI THIỆU VỀ ĐIỆN TỬ SỐ
Bộ môn Kỹ thuật Máy tính, Khoa Công nghệ Thông tin
Trường Đại học Bách Khoa Hà Nội
8Giới thiệu về Điện tử số
Điện tử số
9Giới thiệu về Điện tử số (tiếp)
ƒ Hệ thống điện tử, thiết bị điện tử
Các
linh kiện
điện, điện tử
(component)
Các
mạch
điện tử
(circuit)
Các
thiết bị,
hệ thống
điện tử
(equipment, 
system)
10
Giới thiệu về Điện tử số (tiếp)
ƒ Số và tương tự:
} Trong khoa học, công nghệ hay cuộc sống đời thường, ta thường
xuyên phải tiếp xúc với số lượng
} Số lượng có thể đo, quản lý, ghi chép, tính toán nhằm giúp cho các
xử lý, ước đoán phức tạp hơn
} Có 2 cách biểu diễn số lượng:
ƒ Dạng tương tự (Analog)
ƒ Dạng số (Digital)
} Dạng tương tự:
ƒ VD: Nhiệt độ, tốc độ, điện thế của đầu ra micro
ƒ Là dạng biểu diễn với sự biến đổi liên tục của các giá trị (continuous)
} Dạng số:
ƒ VD: Thời gian hiện trên đồng hồ điện tử
ƒ Là dạng biểu diễn trong đó các giá trị thay đổi từng nấc rời rạc (discrete)
11
Giới thiệu về Điện tử số (tiếp)
ƒ Hệ thống số và tương tự:
} Hệ thống số (Digital system)
ƒ Là tổ hợp các thiết bị được thiết kế để xử lý các thông tin logic 
hoặc các số lượng vật lý dưới dạng số
ƒ VD: Máy vi tính, máy tính, các thiết bị hình ảnh âm thanh số, hệ
thống điện thoại
ƒ Ứng dụng: lĩnh vực điện tử, cơ khí, từ
} Hệ thống tương tự (Analog system)
ƒ Chứa các thiết bị cho phép xử lý các số lượng vật lý ở dạng
tương tự
ƒ VD: Hệ thống âm-ly, ghi băng từ
12
Giới thiệu về Điện tử số (tiếp)
ƒ Công nghệ số - ưu, nhược điểm so với tương tự
Dùng công nghệ số để thực hiện các thao tác của giải pháp tương tự
} Ưu điểm của công nghệ số:
ƒ Các hệ thống số dễ thiết kế hơn: 
} Không cần giá trị chính xác U, I, chỉ cần khoảng cách mức cao thấp
ƒ Lưu trữ thông tin dễ
} Có các mạch chốt có thể giữ thông tin lâu tùy ý
ƒ Độ chính xác cao hơn
} Việc nâng từ độ chính xác 3 chữ số lên 4 chữ số đơn giản chỉ cần
lắp thêm mạch
} Ở hệ tương tự, lắp thêm mạch sẽ ảnh hưởng U, I và thêm nhiễu
ƒ Các xử lý có thể lập trình được
ƒ Ít bị ảnh hưởng bởi nhiễu
ƒ Có thể chế tạo nhiều mạch số trong các chip
13
Giới thiệu về Điện tử số (tiếp)
ƒ Công nghệ số - ưu, nhược điểm so với tương tự
} Hạn chế: 
Thế giới thực chủ yếu là tương tự
ƒ Các số lượng vật lý trong thực tế, tự nhiên chủ yếu là ở dạng
tương tự. 
ƒ VD: nhiệt độ, áp suất, vị trí, vận tốc, độ rắn, tốc độ dòng chảy
Chuyển đổi
các đầu vào
thực tế
ở dạng
tương tự
thành
dạng số
Xử lý
thông tin
Số
Chuyển đổi
các đầu ra số
về dạng
tương tự
ở thực tế
14
Giới thiệu về Điện tử số (tiếp)
Sự kết hợp của
công nghệ số và tương tự!
15
Điện tử số
Chương 2
CÁC HÀM LOGIC
Bộ môn Kỹ thuật Máy tính, Khoa Công nghệ Thông tin
Trường Đại học Bách Khoa Hà Nội
16
Nội dung chương 2
2.1. Giới thiệu
2.2. Đại số Boole
2.2. Biểu diễn các hàm logic dưới dạng chính quy
2.3. Tối thiểu hóa các hàm logic
17
2.1. Giới thiệu
ƒ Mạch logic (mạch số) hoạt động dựa trên chế độ
nhị phân:
} Điện thế ở đầu vào, đầu vào hoặc bằng 0, hoặc bằng 1
} Với 0 hay 1 tượng trưng cho các khoảng điện thế được
định nghĩa sẵn
} VD: 0 → 0.8V : 0 
2.5 → 5V : 1
Cho phép ta sử dụng Đại số Boole như là
một công cụ để phân tích và thiết kế các hệ thống số
18
Giới thiệu (tiếp)
ƒ Đại số Boole:
} Do George Boole sáng lập vào thế kỷ 19
} Các hằng, biến và hàm chỉ nhận 1 trong 2 giá trị: 0 và 1
} Là công cụ toán học khá đơn giản cho phép mô tả mối
liên hệ giữa các đầu ra của mạch logic với các đầu vào
của nó dưới dạng biểu thức logic
} Là cơ sở lý thuyết, là công cụ cho phép nghiên cứu, mô
tả, phân tích, thiết kế và xây dựng các hệ thống số, hệ
thống logic, mạch số ngày nay.
19
Giới thiệu (tiếp)
ƒ Các phần tử logic cơ bản:
} Còn gọi là các cổng logic, mạch logic cơ bản
} Là các khối cơ bản cấu thành nên các mạch logic và hệ
thống số khác
20
Giới thiệu (tiếp)
ƒ Mục tiêu của chương: sinh viên có thể
} Tìm hiểu về Đại số Boole
} Các phần tử logic cơ bản và hoạt động của chúng
} Dùng Đại số Boole để mô tả và phân tích cách cấu thành
các mạch logic phức tạp từ các phần tử logic cơ bản
21
Nội dung chương 2
2.1. Giới thiệu
2.2. Đại số Boole
2.2. Biểu diễn các hàm logic dưới dạng chính quy
2.3. Tối thiểu hóa các hàm logic
22
1. Các định nghĩa
ƒ Biến logic: là 1 đại lượng có thể biểu diễn bằng 1 
ký hiệu nào đó, về mặt giá trị chỉ lấy giá trị 0 hoặc
1.
ƒ Hàm logic: là biểu diễn của nhóm các biến logic, 
liên hệ với nhau thông qua các phép toán logic, về
mặt giá trị cũng lấy giá trị 0 hoặc 1.
ƒ Phép toán logic: có 3 phép toán logic cơ bản:
} Phép Và - "AND"
} Phép Hoặc - "OR"
} Phép Đảo - "NOT"
23
Các định nghĩa (tiếp)
ƒ Các giá trị 0, 1 không tượng trưng cho các con số
thực mà tượng trưng cho trạng thái giá trị điện thế
hay còn gọi là mức logic (logic level)
ƒ Một số cách gọi khác của 2 mức logic:
Mức logic 0 Mức logic 1
Sai (False) Đúng (True)
Tắt (Off) Bật (On)
Thấp (Low) Cao (High)
Không (No) Có (Yes)
(Ngắt) Open switch (Đóng) Closed switch
24
2. Biểu diễn biến và hàm logic
ƒ Dùng biểu đồ Venn (Ơle):
} Mỗi biến logic chia không gian thành 2 không gian con.
} Không gian con thứ nhất, biến nhận giá trị đúng (=1), 
không gian con thứ còn lại, biến nhận giá trị sai (=0).
} VD: F = A AND B
25
Biểu diễn biến và hàm logic (tiếp)
ƒ Dùng biểu thức đại số:
} Ký hiệu phép Và – AND: .
} Ký hiệu phép Hoặc – OR: +
} Ký hiệu phép Đảo – NOT: ⎯
} VD: F = A AND B hay F = A.B
26
Biểu diễn biến và hàm logic (tiếp)
ƒ Dùng bảng thật:
} Dùng để mô tả sự phụ thuộc đầu ra vào các mức điện
thế đầu vào của các mạch logic
} Bảng thật biểu diễn 1 hàm logic n biến có:
ƒ (n+1) cột:
} n cột đầu tương ứng với n biến
} cột còn lại tương ứng với giá trị của hàm
ƒ 2n hàng:
} tương ứng với 2n giá trị của tổ hợp biến
27
Biểu diễn biến và hàm logic (tiếp)
ƒ Dùng bìa Các-nô:
} Đây là cách biểu diễn tương đương của bảng thật.
} Trong đó, mỗi ô trên bìa tương ứng với 1 dòng của bảng
thật.
} Tọa độ của ô xác định giá trị của tổ hợp biến.
} Giá trị của hàm được ghi vào ô tương ứng.
28
Biểu diễn biến và hàm logic (tiếp)
ƒ Dùng biểu đồ thời gian:
} Là đồ thị biểu diễn sự biến đổi theo thời gian của biến và hàm logic
} VD: với F = A . B
29
3. Các phép toán logic cơ bản
30
4. Tính chất của phép toán logic cơ bản
ƒ Tồn tại phần tử trung tính duy nhất trong phép
toán AND và OR
} Của phép AND là 1: A . 1 = A
} Của phép OR là 0: A + 0 = A
ƒ Tính chất giao hoán
A.B = B.A
A + B = B + A
ƒ Tính chất kết hợp
(A.B).C = A.(B.C) = A.B.C
(A + B) + C = A + (B + C) = A + B + C
31
Các tính chất (tiếp)
ƒ Tính chất phân phối
(A + B).C = A.C + B.C
(A.B) + C = (A + C).(B + C)
ƒ Tính chất không số mũ, không hệ số
A.A.A.  .A = A
A+A+A+ +A = A
ƒ Phép bù
0.
1
=
=+
=
AA
AA
AA
32
5. Định lý DeMorgan
ƒ Đảo của một “tổng” bằng “tích” các đảo thành phần
ƒ Đảo của một “tích” bằng “tổng” các đảo thành phần
ƒ Tổng quát:
baba .)( =+
( ) baba +=.
),...,,,.,(),...,,,(., 2121 nn aaafaaaf +=+
33
6. Nguyên lý đối ngẫu
ƒ Đối ngẫu:
+ đối ngẫu với .
0 đối ngẫu với 1
ƒ Ví dụ:
(A + B).C = A.C + B.C ⇔ (A.B) + C = (A + C).(B + C)
34
Nội dung chương 2
2.1. Giới thiệu
2.2. Đại số Boole
2.2. Biểu diễn các hàm logic dưới dạng chính quy
2.3. Tối thiểu hóa các hàm logic
35
2.2. Biểu diễn các hàm logic dưới dạng chính quy
36
1. Tuyển chính quy
ƒ Định lý Shannon: một hàm logic bất kỳ có thể được triển
khai theo 1 trong các biến dưới dạng tổng của 2 tích logic 
như sau:
ƒ Ví dụ:
ƒ Một hàm logic bất kỳ đều có thể chuyển về dạng tuyển
chính quy nhờ áp dụng định lý Shannon cho dạng tuyển
),...,,0(.),...,,1(.),...,,( 212121 nnn AAFAAAFAAAAF +=
)0,0(.)1,0(.)0,1(.)1,1(.
)]0,0(.)1,0(..[)]0,1(.)1,1(..[
),0(.),1(.),(
FBAFBAFBAFAB
FBFBAFBFBA
BFABFABAF
+++=
+++=
+=
37
Áp dụng nhanh định lý Shannon
38
2. Hội chính quy
ƒ Định lý Shannon: một hàm logic bất kỳ có thể được triển
khai theo 1 trong các biến dưới dạng tích của 2 tổng logic 
như sau:
ƒ Ví dụ: 
ƒ Một hàm logic bất kỳ đều có thể chuyển về dạng hội chính
quy nhờ áp dụng định lý Shannon cho dạng hội
)],...,,1()].[,...,,0([),...,,( 212121 nnn AAFAAAFAAAAF ++=
)]1,1()].[0,1()].[1,0()].[0,0([
)])1,1()].[0,1([)]).(1,0()].[0,0([(
)],1()].[,0([),(
FBAFBAFBAFBA
FBFBAFBFBA
BFABFABAF
++++++++=
++++++=
++=
39
Áp dụng nhanh định lý Shannon
40
3. Biểu diễn hàm logic dưới dạng số
41
Nội dung chương 2
2.1. Giới thiệu
2.2. Đại số Boole
2.2. Biểu diễn các hàm logic dưới dạng chính quy
2.3. Tối thiểu hóa các hàm logic
42
2.3. Tối thiểu hóa các hàm logic
ƒ Một hàm logic được gọi là tối thiểu hoá nếu như nó
có số lượng số hạng ít nhất và số lượng biến ít
nhất.
ƒ Mục đích của việc tối thiểu hoá: Mỗi hàm logic có
thể được biểu diễn bằng các biểu thức logic khác
nhau. Mỗi 1 biểu thức logic có một mạch thực hiện
tương ứng với nó. Biểu thức logic càng đơn giản
thì mạch thực hiện càng đơn giản.
ƒ Có hai phương pháp để tối thiểu hoá hàm logic: 
} Phương pháp đại số
} Phương pháp bìa Các-nô
43
1. Phương pháp đại số
44
Phương pháp nhóm số hạng
45
Thêm số hạng đã có vào biểu thức
46
Loại bỏ số hạng thừa
ƒ Trong ví dụ sau, AC là số
hạng thừa:
Tối thiểu hóa?
47
Bài tập áp dụng
ƒ VD1: Tối thiểu hóa các hàm sau bằng phương
pháp đại số:
a.
b. 
))(.()(),,,( CADCBABCADCBAF ++++=
))()()((),,,( CBACBACBACBADCBAF ++++++++=
48
2. Phương pháp bìa Các-nô
ƒ Quy tắc lập bìa Các-nô:
} 2 ô liền kề nhau chỉ sai khác nhau 1 giá trị của 1 biến
(tương ứng với tổ hợp biến khác nhau 1 giá trị) 
} Bìa Các-nô có tính không gian
49
Bìa Các-nô cho hàm 2, 3, 4 biến
50
Quy tắc nhóm (dạng tuyển chính quy)
ƒ Nhóm các ô liền kề mà giá trị của hàm cùng bằng 1 lại với
nhau sao cho:
} Số lượng các ô trong nhóm là lớn nhất có thể được,
} Đồng thời số lượng ô trong nhóm phải là lũy thừa của 2,
} Và hình dạng của nhóm phải là hình chữ nhật hoặc hình vuông
ƒ Nhóm có 2n ô ⇒ loại bỏ được n biến
ƒ Biến nào nhận được giá trị ngược nhau trong nhóm thì sẽ bị
loại
ƒ Các nhóm có thể trùng nhau một vài phần tử nhưng không
được trùng hoàn toàn và phải nhóm hết các ô bằng 1
ƒ Số lượng nhóm chính bằng số lượng số hạng sau khi đã tối
thiểu hóa (mỗi nhóm tương ứng với 1 số hạng)
51
Ví dụ
CBCBACBAF
CABABCCBACBACBACBACBAF
++=
+++++=
),,(
),,(
52
Trường hợp đặc biệt
ƒ Nếu giá trị hàm không xác định
tại một vài tổ hợp biến nào đó:
} Kí hiệu các ô không xác định bằng
dấu –
} Nhóm các ô – với các ô 1
} Không nhất thiết phải nhóm hết
các ô –
CBCBDCBAF +=),,,(
53
Bài tập áp dụng
ƒ Tối thiểu hóa các hàm sau bằng phương pháp bìa Cácnô:
} a. F(A,B,C,D) = R(0,2,5,6,9,11,13,14)
} b. F(A,B,C,D) = R(1,3,5,8,9,13,14,15)
} c. F(A,B,C,D) = R(2,4,5,6,7,9,12,13)
} d. F(A,B,C,D) = R(1,5,6,7,11,13) và F không xác định với tổ
hợp biến 12,15.
54
Điện tử số
Chương 3
CÁC PHẦN TỬ LOGIC CƠ BẢN
Bộ môn Kỹ thuật Máy tính, Khoa Công nghệ Thông tin
Trường Đại học Bách Khoa Hà Nội
55
Nội dung chương 3
3.1. Khái niệm
3.2. Thực hiện phần tử AND, OR dùng Diode
3.3. Thực hiện phần tử NOT dùng Transistor
3.4. Các mạch tích hợp số
56
3.1. Khái niệm
ƒ Có 3 phép toán logic cơ bản:
} VÀ (AND)
} HOẶC (OR)
} ĐẢO (NOT)
ƒ Phần tử logic cơ bản (mạch logic cơ bản, cổng
logic) thực hiện phép toán logic cơ bản:
} Cổng VÀ (AND gate)
} Cổng HOẶC (OR gate)
} Cổng ĐẢO (NOT inverter)
ƒ Các mạch số đặc biệt khác: các cổng NAND, NOR, 
XOR, XNOR
57
1. Cổng VÀ (AND gate)
ƒ Chức năng:
} Thực hiện phép toán logic VÀ (AND)
} Đầu ra chỉ bằng 1 khi tất cả các đầu vào bằng 1
ƒ Cổng VÀ 2 đầu vào:
} Ký hiệu:
} Bảng thật:
} Biểu thức: out = A . B
A B out
0 0 0
0 1 0
1 0 0
1 1 1
58
2. Cổng HOẶC (OR gate)
ƒ Chức năng:
} Thực hiện phép toán logic HOẶC (OR)
} Đầu ra chỉ bằng 0 khi tất cả các đầu vào bằng 0
ƒ Cổng HOẶC 2 đầu vào:
} Ký hiệu:
} Bảng thật:
} Biểu thức: out = A + B
A B out
0 0 0
0 1 1
1 0 1
1 1 1
59
3. Cổng ĐẢO (NOT inverter)
ƒ Chức năng:
} Thực hiện phép toán logic ĐẢO (NOT)
ƒ Cổng ĐẢO chỉ có 1 đầu vào:
} Ký hiệu:
} Bảng thật:
} Biểu thức: out = A
A out
0 1
1 0
60
4. Cổng VÀ ĐẢO (NAND gate)
ƒ Chức năng:
} Thực hiện phép ĐẢO của phép toán logic VÀ
} Đầu ra chỉ bằng 0 khi tất cả các đầu vào bằng 1
ƒ Cổng VÀ ĐẢO 2 đầu vào:
} Ký hiệu:
} Bảng thật:
} Biểu thức: out = A . B
A B out
0 0 1
0 1 1
1 0 1
1 1 0
61
5. Cổng HOẶC ĐẢO (NOR gate)
ƒ Chức năng:
} Thực hiện phép ĐẢO của phép toán logic HOẶC
} Đầu ra chỉ bằng 1 khi tất cả các đầu vào bằng 0
ƒ Cổng HOẶC ĐẢO 2 đầu vào:
} Ký hiệu:
} Bảng thật:
} Biểu thức: out = A + B
A B out
0 0 1
0 1 0
1 0 0
1 1 0
62
6. Cổng XOR (XOR gate)
ƒ Chức năng:
} Exclusive-OR
} Thực hiện biểu thức logic HOẶC CÓ LOẠI TRỪ (phép
toán XOR - hay còn là phép cộng module 2)
} Đầu ra chỉ bằng 0 khi tất cả các đầu vào giống nhau
ƒ Cổng XOR 2 đầu vào:
} Ký hiệu:
} Bảng thật:
} Biểu thức:
A B out
0 0 0
0 1 1
1 0 1
1 1 0BABABAout .. +=⊕=
63
7. Cổng XNOR (XNOR gate)
ƒ Chức năng:
} Exclusive-NOR
} Thực hiện phép ĐẢO của phép toán XOR
} Đầu ra chỉ bằng 1 khi tất cả các đầu vào giống nhau
ƒ Cổng XNOR 2 đầu vào:
} Ký hiệu:
} Bảng thật:
} Biểu thức:
A B out
0 0 1
0 1 0
1 0 0
1 1 1
BABABAout .. +=⊕=
64
8. Bài tập
ƒ Cho các biểu đồ thời gian sau, hãy cho biết từng
biểu đồ thời gian biểu diễn hoạt động của cổng
nào?
ƒ E0 (EA, EB) = ?
65
Bài tập (tiếp)
ƒ E0 (EA, EB) = ?
66
3.2. Thực hiện phần tử AND, OR
ƒ Diode:
} Kí hiệu:
} Chức năng: cho dòng điện đi qua theo 1 chiều từ A đến
K
} Hoạt động:
ƒ Nếu UA > UK thì IAK > 0, Diode làm việc ở chế độ Thông
ƒ Nếu UA ≤ UK thì IAK = 0, Diode làm việc ở chế độ Tắt
67
Phần tử AND 2 đầu vào dùng Diode
ƒ Xét mạch ở hình bên.
ƒ Giả sử lấy TTL làm chuẩn cho hoạt
động của mạch.
ƒ Lần lượt đặt điện áp 0V và 5V vào
2 đầu vào A và B, sau đó đo điện
áp tại đầu ra S, ta có:
S = A.B
68
Phần tử OR 2 đầu vào dùng Diode
ƒ Xét mạch ở ... P4 = 1 
hoặc P5 = 1 hoặc P6 = 1 hoặc P7 = 1
Vậy B = P4 + P5 + P6 + P7
} C = 1 khi P2 hoặc P3 hoặc P6 hoặc P7 được nhấn, tức là khi P2 = 1 
hoặc P3 = 1 hoặc P6 = 1 hoặc P7 = 1
Vậy C = P2 + P3 + P6 + P7
} D = 1 khi P1 hoặc P3 hoặc P5 hoặc P7 hoặc P9 được nhấn, tức là khi
P1 = 1 hoặc P3 = 1 hoặc P5 = 1 hoặc P7 = 1 hoặc P9 = 1
Vậy D = P1 + P3 + P5 + P7 + P9
ƒ Vẽ mạch: 
99
Bài tập về nhà
ƒ Tìm hiểu hoạt động của bàn phím máy tính đơn
giản
} TLTK: www.wikipedia.org
100
2. Bộ giải mã
ƒ Chức năng: 
} Bộ giải mã thực hiện chức năng ngược với bộ mã hóa.
} Cung cấp thông tin ở đầu ra khi đầu vào xuất hiện tổ hợp
các biến nhị phân ứng với 1 hay nhiều từ mã đã được
chọn.
} Từ từ mã xác định được tín hiệu tương ứng với đối
tượng đã mã hóa.
101
Hai trường hợp giải mã
ƒ Giải mã cho 1 từ mã:
} Nguyên lý: ứng với một tổ hợp cần giải mã ở đầu vào thì
đầu ra bằng 1, các tổ hợp đầu vào còn lại, đầu ra bằng 0.
} VD: S = 1 nếu (AB) = (10), S = 0 nếu (AB) ≠ (10)
ƒ Giải mã cho toàn bộ mã: 
} Nguyên lý: ứng với một tổ hợp nào đó ở đầu vào thì 1 
trong các đầu ra bằng 1, các đầu ra còn lại bằng 0.
A
B
SB
G
M
A
B
S0
S1
S2
S3
B
G
M
102
Ví dụ - Bộ giải mã BCD
ƒ BCD: mã hóa số nguyên thập phân bằng nhị phân
103
Bộ giải mã BCD (tiếp)
ƒ Xác định đầu vào và đầu ra:
} Vào: từ mã nhị phân 4 bit (⇒ có 16 tổ hợp)
} Ra: các tín hiệu tương ứng với các số nhị phân mà từ mã mã hóa
ƒ Ta chỉ sử dụng 10 tổ hợp, còn 6 tổ hợp không sử dụng đến
được coi là không xác định.
BCD – Binary Coding Decimal
104
Bộ giải mã BCD – Bảng thật
105
Tìm biểu thức của từng đầu ra
106
Tìm biểu thức của từng đầu ra (tiếp)
107
Tìm biểu thức của từng đầu ra (tiếp)
108
Tìm biểu thức của từng đầu ra (tiếp)
109
Tìm biểu thức của từng đầu ra (tiếp)
110
Vẽ mạch
111
3. Bộ chọn kênh
ƒ MultiPlexor – MUX
ƒ Có nhiều đầu vào tín hiệu và 1 đầu ra
ƒ Chức năng: chọn 1 tín hiệu trong nhiều tín hiệu đầu
vào để đưa ra đầu ra
112
MUX 2-1
ƒ Sơ đồ khối:
ƒ Tín hiệu chọn:
ƒ Tín hiệu ra:
E1
E0
C0
S
1000 ECECS +=
113
MUX 4-1
ƒ Sơ đồ khối:
ƒ Tín hiệu chọn:
ƒ Tín hiệu ra:
E3
E2
E1
E0
C1
C0
S
301201101001 ECCECCECCECCS +++=
114
Ví dụ - Thiết kế MUX 2-1
ƒ Bảng thật:
115
Ví dụ - Thiết kế MUX 2-1 (tiếp)
ƒ Biểu thức đầu ra S:
116
Ví dụ - Thiết kế MUX 2-1 (tiếp)
ƒ Sơ đồ mạch:
Minh họa
117
4. Bộ phân kênh
ƒ DeMultiPlexor – DeMUX
ƒ Có 1 đầu vào tín hiệu và nhiều đầu ra
ƒ Chức năng: đưa tín hiệu từ đầu vào tới 1 trong
những đầu ra
118
DeMUX 1-2
ƒ Sơ đồ khối:
ƒ Tín hiệu chọn:
E
C0
S0
S1
119
DeMUX 1-4
ƒ Sơ đồ khối:
ƒ Tín hiệu chọn:
E
C1
C0
S0
S1
S2
S3
120
Ví dụ - Thiết kế DeMUX 1-2
ƒ Bảng thật:
ƒ Biểu thức đầu ra:
ECS
ECS
01
00
=
=
121
5. Các mạch số học
a. Bộ cộng
b. Bộ trừ
c. Bộ so sánh
122
a. Bộ cộng
ƒ Chức năng: thực hiện phép cộng giữa 2 số nhị
phân.
ƒ Bán tổng (Half-Adder):
} Thực hiện phép cộng giữa 2 bit thấp nhất của phép cộng
2 số nhị phân.
} Sơ đồ khối:
123
Bán tổng (tiếp)
ƒ Bảng thật:
ƒ Biểu thức đầu ra phụ thuộc đầu vào:
ƒ Sơ đồ mạch: 
iii
iii
bar
bas
.1 =
⊕=
+
Minh họa
Mạch test
124
Bộ cộng đầy đủ (Full-Adder)
ƒ Chức năng: thực hiện phép cộng giữa 2 bit bất kỳ của phép
cộng 2 số nhị phân.
ƒ Sơ đồ khối:
} ri: bit nhớ đầu vào
} ri+1: bit nhớ đầu ra
125
Bộ cộng đầy đủ (tiếp)
ƒ Bảng thật:
ƒ Biểu thức đầu ra phụ thuộc đầu vào:
)(.1 iiiiii
iiii
barbar
rbas
++=
⊕⊕=
+
126
Bộ cộng đầy đủ (tiếp)
ƒ Sơ đồ mạch:
Minh họa
Mạch test
127
Bộ cộng nhiều bit
ƒ Đây là bộ cộng 2 số nhị phân n bit, kết quả nhận
được là 1 số nguyên n+1 bit.
ƒ Sơ đồ:
Minh họa
Mạch test
128
b. Bộ trừ
ƒ Chức năng: thực hiện phép trừ giữa 2 số nhị phân.
ƒ Bán hiệu (Half-Subtractor):
} Dùng để thực hiện phép trừ giữa 2 bit thấp nhất trong
phép trừ giữa 2 số nhị phân
} Sơ đồ khối:
ƒ Di: hiệu
ƒ Bi+1: bit mượn
129
Bán hiệu (tiếp)
ƒ Bảng thật:
ƒ Biểu thức đầu ra phụ thuộc đầu vào:
ƒ Sơ đồ mạch: 
iii
iii
baB
baD
.1 =
⊕=
+
Minh họa
Mạch test
130
Bộ trừ đầy đủ (Full-Subtractor)
ƒ Chức năng: dùng để thực hiện phép trừ giữa 2 bit bất kỳ
trong phép trừ 2 số nhị phân.
ƒ Sơ đồ khối:
131
Bộ trừ đầy đủ (tiếp)
ƒ Bảng thật:
ƒ Biểu thức đầu ra phụ thuộc đầu vào:
).(.1 iiiiii
iiii
baBbaB
BbaD
⊕+=
⊕⊕=
+
132
Bộ trừ đầy đủ (tiếp)
ƒ Sơ đồ mạch:
Minh họa
Mạch test
133
c. Bộ so sánh
ƒ Dùng để so sánh 2 số nhị phân
ƒ Có 2 kiểu so sánh:
} So sánh đơn giản:
ƒ Kết quả so sánh: bằng nhau, khác nhau
} So sánh đầy đủ:
ƒ Kết quả so sánh: lớn hơn, nhỏ hơn, bằng nhau
ƒ Có 2 loại bộ so sánh:
} Bộ so sánh đơn giản
} Bộ so sánh đầy đủ
134
Bộ so sánh đơn giản
ƒ Giả sử cần xây dựng bộ so sánh đơn giản 2 số A 
và B:
A a3 a2 a1 a0
B b3 b2 b1 b0
Đầu ra S
ƒ S = 1 A = B
ƒ S = 0 A ≠ B
135
Bộ so sánh đơn giản (tiếp)
ƒ Ta có:
ƒ Suy ra:
⎪⎪⎩
⎪⎪⎨
⎧
=⊕
=⊕
=⊕
=⊕
↔
⎪⎪⎩
⎪⎪⎨
⎧
=⊕
=⊕
=⊕
=⊕
↔
⎪⎪⎩
⎪⎪⎨
⎧
=
=
=
=
↔=
1
1
1
1
0
0
0
0
00
11
22
33
00
11
22
33
00
11
22
33
ba
ba
ba
ba
ba
ba
ba
ba
ba
ba
ba
ba
BA
00112233 ... babababaS ⊕⊕⊕⊕=
136
Bộ so sánh đơn giản (tiếp)
ƒ Sơ đồ mạch:
137
Bộ so sánh đầy đủ
ƒ Bộ so sánh 2 bit đầy đủ:
} Đầu vào: 2 bit cần so sánh ai và bi
} Đầu ra: 3 tín hiệu để báo kết quả lớn hơn, nhỏ hơn, bằng nhau của 2 
bit
ƒ ai > bi Gi = 1 còn Ei, Li = 0
ƒ ai Li = 1 còn Ei, Gi = 0
ƒ ai = bi Ei = 1 còn Gi, Li = 0
} Sơ đồ khối:
138
Bộ so sánh 2 bit đầy đủ (tiếp)
} Bảng thật:
} Biểu diễn đầu ra theo đầu vào:
} Sơ đồ mạch: 
iii
iii
iii
baE
baL
baG
⊕=
=
=
.
.
Minh họa
139
Bộ so sánh đầy đủ 2 số nhị phân
ƒ Cấu tạo: gồm các bộ so sánh 2 bit
ƒ Có tín hiệu CS (Chip Select)
} CS = 0, tất cả các đầu ra = 0 (không so sánh)
} CS = 1, hoạt động bình thường
ƒ Biểu diễn các đầu ra của bộ so sánh 2 bit theo đầu
vào:
)(.
..
..
iii
iii
iii
baCSE
baCSL
baCSG
⊕=
=
=
Minh họa
Mạch test
140
VD: Bộ so sánh 2 số nhị phân 3 bit
ƒ Sơ đồ mạch bộ so sánh 2 số nhị phân 3 bit:
} A = a2a1a0
} B = b2b1b0
Mạch test
Minh họa
141
Bài tập chương 4
ƒ Bài 1: Tổng hợp bộ chọn kênh 4-1. 
ƒ Bài 2: Thiết kế bộ trừ/nhân 2 số 2 bit.
ƒ Bài 3: Tổng hợp bộ chọn kênh 2-1 chỉ dùng NAND. 
ƒ Bài 4: Tổng hợp mạch tổ hợp thực hiện phép toán
sau : M = N + 3, biết rằng N là số 4 bit mã BCD còn
M là số 4 bit. 
142
Điện tử số
Chương 5
HỆ DÃY
Bộ môn Kỹ thuật Máy tính, Khoa Công nghệ Thông tin
Trường Đại học Bách Khoa Hà Nội
143
Nội dung chương 5
5.1. Khái niệm
5.2. Mô hình của hệ dãy
5.3. Các Trigger
5.4. Một số ứng dụng của hệ dãy
144
5.1. Khái niệm
ƒ Hệ dãy là hệ mà tín hiệu ra không chỉ phụ thuộc
vào tín hiệu vào tại thời điểm hiện tại mà còn phụ
thuộc vào quá khứ của tín hiệu vào.
ƒ Hệ dãy còn được gọi là hệ có nhớ.
ƒ Để thực hiện được hệ dãy, nhất thiết phải có phần
tử nhớ. Ngoài ra còn có thể có các phần tử logic cơ
bản.
145
Phân loại hệ dãy
ƒ Hệ dãy đồng bộ: khi làm việc cần có 1 tín hiệu
đồng bộ để giữ nhịp cho toàn bộ hệ hoạt động.
ƒ Hệ dãy không đồng bộ: không cần tín hiệu này để
giữ nhịp chung cho toàn bộ hệ hoạt động. 
ƒ Hệ dãy đồng bộ nhanh hơn hệ dãy không đồng bộ
tuy nhiên lại có thiết kế phức tạp hơn.
146
Nội dung chương 5
5.1. Khái niệm
5.2. Mô hình của hệ dãy
5.3. Các Trigger
5.4. Một số ứng dụng của hệ dãy
147
Mô hình của hệ dãy
ƒ Mô hình của hệ dãy được dùng để mô tả hệ dãy
thông qua tín hiệu vào, tín hiệu ra và trạng thái của
hệ mà không quan tâm đến cấu trúc bên trong của
hệ.
148
Mô hình của hệ dãy (tiếp)
ƒ Có 2 loại mô hình:
} Mealy
} Moore
ƒ Hai loại mô hình trên có thể chuyển đổi qua lại cho
nhau.
149
a. Mô hình Mealy
ƒ Mô hình Mealy mô tả hệ dãy thông qua 5 tham số:
} X = {x1, x2, ..., xn}
} Y = {y1, y2, ..., yl}
} S = {s1, s2, ..., sm}
} FS(S, X)
} FY(S, X)
150
Mô hình Mealy (tiếp)
ƒ Giải thích các kí hiệu:
} X là tập hợp hữu hạn n tín hiệu đầu vào
} Y là tập hợp hữu hạn l tín hiệu đầu ra
} S tập hợp hữu hạn m trạng thái trong của hệ
} FS là hàm biến đổi trạng thái. Đối với mô hình kiểu Mealy 
thì FS phụ thuộc vào S và X → FS = FS(S, X)
} FY là hàm tính trạng thái đầu ra: FY = FY(S, X)
151
b. Mô hình Moore
ƒ Mô hình Moore giống như mô hình Mealy, nhưng
khác ở chỗ là FY chỉ phụ thuộc vào S:
FY = FY(S)
152
Bảng chuyển trạng thái
ƒ Mô hình Mealy:
153
Bảng chuyển trạng thái (tiếp)
ƒ Mô hình Moore:
154
Ví dụ về mô hình hệ dãy
ƒ Sử dụng mô hình Mealy và Moore để mô tả hệ dãy
thực hiện phép cộng.
ƒ Ví dụ:
155
Ví dụ: Mô hình Mealy
ƒ X = {00, 01, 10, 11} - do có 2 đầu vào
ƒ Y = {0, 1} - do có 1 đầu ra
ƒ S = {s0, s1} - s0: trạng thái không nhớ
- s1: trạng thái có nhớ
ƒ Hàm trạng thái FS(S, X):
FS(s0, 00) = s0 FS(s0, 01) = s0
FS(s0, 11) = s1 FS(s0, 10) = s0
FS(s1, 00) = s0 FS(s1, 10) = s1
FS(s1, 01) = s1 FS(s1, 11) = s1
156
Ví dụ: Mô hình Mealy (tiếp)
ƒ Hàm ra FY(S, X):
FY(s0, 00) = 0 FY(s0, 11) = 0
FY(s0, 01) = 1 FY(s0, 10) = 1
FY(s1, 00) = 1 FY(s1, 10) = 0
FY(s1, 11) = 1 FY(s1, 01) = 0
157
Bảng chuyển trạng thái
158
Đồ hình chuyển trạng thái
159
Ví dụ: Mô hình Moore
ƒ X = {00, 01, 10, 11} - do có 2 đầu vào
ƒ Y = {0, 1} - do có 1 đầu ra
ƒ S = {s00, s01, s10, s11} - sij: i = 0 là không nhớ
i = 1 là có nhớ
j = tín hiệu ra
160
Ví dụ: Mô hình Moore (tiếp)
ƒ Hàm trạng thái FS(S, X):
FS(s00, 00) = s00 FS(s00, 10) = s01
FS(s00, 01) = s01 FS(s00, 11) = s10
FS(s01, 00) = s00 FS(s01, 10) = s01
FS(s01, 01) = s01 FS(s01, 11) = s10
FS(s10, 00) = s01 FS(s10, 10) = s10
FS(s10, 01) = s10 FS(s10, 11) = s11
FS(s11, 00) = s01 FS(s11, 01) = s10
FS(s11, 11) = s11 FS(s11, 10) = s10
ƒ Hàm ra FY(S):
FY(s00) = 0 FY(s01) = 1
FY(s10) = 0 FY(s11) = 1
161
Bảng chuyển trạng thái
162
Đồ hình chuyển trạng thái
163
Nội dung chương 5
5.1. Khái niệm
5.2. Mô hình của hệ dãy
5.3. Các Trigger
5.4. Một số ứng dụng của hệ dãy
164
Trigger
ƒ Phần tử cơ bản của hệ dãy chính là các phần tử
nhớ hay còn gọi là các trigger
ƒ Đầu ra của trigger chính là trạng thái của nó
ƒ Một trigger có thể làm việc theo 2 kiểu:
} Trigger không đồng bộ: đầu ra của trigger thay đổi chỉ
phụ thuộc vào tín hiệu đầu vào
} Trigger đồng bộ: đầu ra của trigger thay đổi phụ thuộc
vào tín hiệu vào và tín hiệu đồng bộ
165
Các kiểu đồng bộ
ƒ Đồng bộ theo mức:
} Mức cao:
ƒ Khi tín hiệu đồng bộ có giá trị logic bằng 0 
thì hệ nghỉ (giữ nguyên trạng thái)
ƒ Khi tín hiệu đồng bộ có giá trị logic bằng 1 
thì hệ làm việc bình thường.
} Mức thấp:
ƒ Khi tín hiệu đồng bộ có giá trị logic bằng 1 
thì hệ nghỉ (giữ nguyên trạng thái)
ƒ Khi tín hiệu đồng bộ có giá trị logic bằng 0 
thì hệ làm việc bình thường.
166
Các kiểu đồng bộ (tiếp)
ƒ Đồng bộ theo sườn:
} Sườn dương:
ƒ Khi tín hiệu đồng bộ xuất hiện sườn dương
(sườn đi lên, từ 0 → 1) thì hệ làm việc bình
thường
ƒ Trong các trường hợp còn lại, hệ nghỉ (giữ
nguyên trạng thái).
} Sườn âm:
ƒ Khi tín hiệu đồng bộ xuất hiện sườn âm
(sườn đi xuống, từ 1 → 0), hệ làm việc bình
thường
ƒ Trong các trường hợp còn lại, hệ nghỉ (giữ
nguyên trạng thái).
167
Các kiểu đồng bộ (tiếp)
ƒ Đồng bộ kiểu xung: 
} Khi có xung thì hệ làm việc bình thường
} Khi không có xung thì hệ nghỉ (giữ nguyên trạng thái).
168
Các loại Trigger
ƒ Có 4 loại Trigger:
} RS Reset - Set Xóa - Thiết lập
} D Delay Trễ
} JK Jordan và Kelly Tên 2 nhà phát minh
} T Toggle Bập bênh, bật tắt
169
a. Trigger RS
ƒ Sơ đồ khối:
ƒ Trigger RS hoạt động được ở cả 2 chế độ đồng bộ và không đồng bộ
CLK CLK
Đồng bộ sườn âm
170
Bảng chuyển trạng thái của RS
RqSQ +=
171
Ví dụ
ƒ Cho Trigger RS đồng bộ mức cao và đồ thị các tín
hiệu R, S như hình vẽ. Hãy vẽ đồ thị tín hiệu ra Q.
172
Ví dụ (tiếp)
173
b. Trigger D
ƒ Trigger D có 1 đầu vào là D và hoạt động ở 2 chế
độ đồng bộ và không đồng bộ.
ƒ Ta chỉ xét trigger D hoạt động ở chế độ đồng bộ.
174
Trigger D đồng bộ
ƒ Trigger D đồng bộ theo mức gọi là chốt D (Latch)
ƒ Trigger D đồng bộ theo sườn được gọi là xúc phát sườn
(Edge trigged)
175
Bảng chuyển trạng thái của D
176
Ví dụ 1
ƒ Cho chốt D kích hoạt mức cao. Hãy vẽ tín hiệu ra
Q dóng trên cùng trục thời gian với tín hiệu vào D.
177
Ví dụ 1 (tiếp)
178
Ví dụ 2
ƒ Cho trigger D xúc phát sườn dương. Hãy vẽ tín
hiệu ra Q dóng trên cùng trục thời gian với tín hiệu
vào D.
179
Ví dụ 2 (tiếp)
180
c. Trigger JK
ƒ Trigger JK chỉ hoạt động ở chế độ đồng bộ
ƒ Sơ đồ khối:
181
Bảng chuyển trạng thái của JK
KqJqQ +=
J ~ S
K ~ R
182
d. Trigger T
ƒ Trigger T chỉ hoạt động ở chế độ đồng bộ
ƒ Sơ đồ khối:
183
Bảng chuyển trạng thái của T
TqTqTqQ ⊕=+=
184
Nội dung chương 5
5.1. Khái niệm
5.2. Mô hình của hệ dãy
5.3. Các Trigger
5.4. Một số ứng dụng của hệ dãy
185
1. Bộ đếm và chia tần số
ƒ Bộ đếm được dùng để đếm xung
ƒ Bộ đếm được gọi là module n nếu nó có thể đếm
được n xung: từ 0 đến n-1
ƒ Có 2 loại bộ đếm:
} Bộ đếm không đồng bộ: không đồng thời đưa tín hiệu
đếm vào các đầu vào của các trigger
} Bộ đếm đồng bộ: có xung đếm đồng thời là xung đồng
hồ clock đưa vào tất cả các trigger của bộ đếm
186
Bộ đếm không đồng bộ module 16 
ƒ Đếm từ 0 đến 15 và có 16 trạng thái
ƒ Mã hóa thành 4 bit A,B,C,D tương ứng với
q4,q3,q2,q1
ƒ Cần dùng 4 trigger (giả sử dùng trigger JK)
1 
1 
1 
1 
1 
1 
1 
1 
187
Bộ đếm không đồng bộ module 16
ƒ Bảng đếm xung:
188
Bộ đếm không đồng bộ module 16
ƒ Biểu đồ thời gian:
ƒ NX: Bộ đếm này đồng thời cũng là bộ chia tần số
189
Bộ đếm không đồng bộ module 10
ƒ Có 10 trạng thái⇒ cần dùng 4 Trigger
ƒ Giả sử dùng Trigger JK có đầu vào CLR (CLEAR: xóa) tích
cực ở mức thấp
} Nếu CLR = 0 thì q = 0
ƒ Cứ mỗi khi đếm đến xung thứ 10 thì tất cả các q bị xóa về 0
ƒ Sơ đồ: (các J=K=1)
190
Bộ đếm đồng bộ module 8
ƒ Có 8 trạng thái⇒ cần dùng 3 Trigger
ƒ Giả sử dùng các Trigger JK
ƒ Bảng đếm xung:
191
Bộ đếm đồng bộ module 8 (tiếp)
J
K
CLK
Q1 J
K
CLK
Q2 J
K
CLK
Q3
CLOCK
1
192
Bộ đếm lùi không đồng bộ module 8
ƒ Giả sử dùng Trigger JK có đầu vào PR (PRESET: 
thiết lập trước) tích cực ở mức thấp
} Nếu PR = 0 thì q = 1
ƒ Đầu tiên cho PR = 0 thì q1q2q3 = 111
ƒ Sau đó cho PR = 1, hệ hoạt động bình thường
xung q3 q2 q1
0
1
2
3
4
5
6
7
8
1
1
1
1
0
0
0
0
1
1
1
0
0
1
1
0
0
1
1
0
1
0
1
0
1
0
1
Số đếm
7
6
5
4
3
2
1
0
7
193
Bộ đếm lùi không đồng bộ module 8
194
2. Thanh ghi
ƒ Thanh ghi có cấu tạo gồm các trigger nối với nhau
ƒ Chức năng:
} Để lưu trữ tạm thời thông tin
} Dịch chuyển thông tin
ƒ Lưu ý: cả thanh ghi và bộ nhớ đều dùng để lưu trữ
thông tin, nhưng thanh ghi có chức năng dịch
chuyển thông tin. Do đó, thanh ghi có thể sử dụng
làm bộ nhớ, nhưng bộ nhớ không thể làm được
thanh ghi.
195
Phân loại
ƒ Vào nối tiếp ra nối tiếp
ƒ Vào nối tiếp ra song song
ƒ Vào song song ra nối tiếp
ƒ Vào song song ra song song
0 1 0 1 0 0 11
0 1 0 1 0 0 11
0 1 0 1 0 0 11
0 1 0 1 0 0 11
196
Ví dụ
ƒ Thanh ghi 4 bit vào nối tiếp ra song song dùng
Trigger D
197
Ví dụ (tiếp)
ƒ Bảng số liệu khảo sát:
198
ƒ KS28: 
} User: k28cntt
} Pass: “tap the”
ƒ SPKT Tin K50
} Lớp phó: Trần Thị Dung 0976324219.