Luận án Nghiên cứu, mô phỏng và chế tạo vật liệu bán dẫn hữu cơ β - Znpc và β - cupc ứng dụng trong linh kiện điện tử

BỘ GIÁO DỤC VÀ ĐÀO TẠO 
TRƢỜNG ĐẠI HỌC BÁCH KHOA HÀ NỘI 
LỤC NHƢ QUỲNH 
NGHIÊN CỨU, MÔ PHỎNG VÀ CHẾ TẠO 
VẬT LIỆU BÁN DẪN HỮU CƠ β- ZnPc VÀ β- CuPc 
ỨNG DỤNG TRONG LINH KIỆN ĐIỆN TỬ 
LUẬN ÁN TIẾN SĨ KHOA HỌC VẬT LIỆU 
HÀ NỘI – 2021 
 BỘ GIÁO DỤC VÀ ĐÀO TẠO 
TRƢỜNG ĐẠI HỌC BÁCH KHOA HÀ NỘI 
LỤC NHƢ QUỲNH 
NGHIÊN CỨU, MÔ PHỎNG VÀ CHẾ TẠO 
VẬT LIỆU BÁN DẪN HỮU CƠ β- ZnPc VÀ β- CuPc 
ỨNG DỤNG TRONG LINH KIỆN ĐIỆN TỬ 
Ngành: Khoa học vật liệu 
Mã số: 9440122 
LUẬN ÁN TIẾN SĨ KHOA HỌC VẬT LIỆU 
NGƢỜI HƢỚNG DẪN KHOA HỌC: 
1. PGS.TS. MAI ANH TUẤN 
2. TS. ĐẶNG VŨ SƠN 
HÀ NỘI – 2021 
LỜI CAM ĐOAN 
Tôi xin cam đoan các kết quả trình bày trong luận án là công trình nghiên 
cứu của tôi dƣới sự hƣớng dẫn của tập thể hƣớng dẫn PGS.TS. Mai Anh Tuấn và 
TS. Đặng Vũ Sơn. Các số liệu, kết quả trình bày trong luận án là hoàn toàn trung 
thực và chƣa đƣợc công bố trong bất kỳ công trình nào trƣớc đây. 
 Hà Nội, ngày tháng năm 2021 
THAY MẶT 
TẬP THỂ HƢỚNG DẪN 
PGS.TS. Mai Anh Tuấn 
NGHIÊN CỨU SINH 
Lục Nhƣ Quỳnh 
LỜI CẢM ƠN 
Lời đầu tiên, xin bày tỏ lòng biết ơn chân thành và sâu sắc tới tập thể hƣớng dẫn 
khoa học PGS.TS. Mai Anh Tuấn và TS. Đặng Vũ Sơn đã chỉ bảo, hƣớng dẫn tận tình 
và tạo điều kiện giúp đỡ tôi trong suốt thời gian nghiên cứu luận án bằng cả tâm huyết 
và sự quan tâm hết mình của ngƣời thầy đến nghiên cứu sinh. 
Xin chân thành cảm ơn Ban cơ yếu chính phủ, Học viện kỹ thuật mật mã, Khoa 
mật mã là nơi tôi công tác đã quan tâm, tạo điều kiện, hỗ trợ mọi mặt để tôi hoàn thành 
đƣợc luận án. 
Xin chân thành cảm ơn tới các thầy cô Viện Đào tạo Quốc tế về Khoa học Vật 
liệu (ITIMS), Trƣờng Đại học Bách khoa Hà Nội đã giúp đỡ tôi trong toàn bộ quá trình 
học tập và nghiên cứu tại trƣờng. Nghiên cứu sinh xin gửi lời cảm ơn tới các thầy cô, 
anh, chị và các em trong Phòng thí nghiệm MEM/NEM của Viện Nacentech,đã nhiệt 
tình giúp đỡ để nghiên cứu sinh hoàn thành chƣơng trình Tiến sĩ. 
Cuối cùng, nghiên cứu sinh đặc biệt gửi lời cảm ơn tới tất cả thành viên trong gia 
đình, những ngƣời đã tin tƣởng và dành cho tôi những điều kiện tốt nhất trong suốt quá 
trình làm nghiên cứu sinh. Sự kiên nhẫn và lòng tin của những ngƣời thân yêu là động 
lực lớn để tôi vƣợt qua những giai đoạn khó khăn trong công việc của mình. 
 TÁC GIẢ 
Lục Nhƣ Quỳnh 
 i 
MỤC LỤC 
DANH MỤC TỪ VIẾT TẮT ......................................................................................... iii 
DANH MỤC HÌNH VẼ .................................................................................................. iv 
DANH MỤC BẢNG BIỂU .......................................................................................... viii 
LỜI NÓI ĐẦU .................................................................................................................. 1 
CHƢƠNG 1: TỔNG QUAN ........................................................................................... 4 
1.1. Bán dẫn hữu cơ dựa trên cơ sở phức chất Pc với kim loại chuyển tiếp .............. 5 
1.1.1. Phthalocyanine và phức chất kim loại-phthalocyanine ........................................... 5 
1.1.2. Phƣơng pháp tổng hợp và tinh chế .......................................................................... 6 
1.1.3. Tính chất vật lý ........................................................................................................ 7 
1.1.4. Tính đa hình của tinh thể MPc ................................................................................ 8 
1.2. Tƣơng tác xếp chồng điện tử π trong tinh thể phân tử hữu cơ .......................... 10 
1.2.1. Tƣơng tác nội phân tử và tƣơng tác liên phân tử................................................... 10 
1.2.2. Tƣơng tác điện tử π-π ............................................................................................ 11 
1.3. Mô hình dòng giới hạn vùng điện tích không gian cho bán dẫn hữu cơ ........... 15 
1.3.1. Cơ chế vận chuyển hạt tải trong tiếp giáp kim loại – bán dẫn hữu cơ .................. 15 
1.3.2. Mô hình giới hạn vùng điện tích không gian cho bán dẫn hữu cơ ........................ 17 
1.4. Linh kiện cảm biến nhạy quang ............................................................................ 23 
1.5. Công cụ mô phỏng phiếm hàm mật độ DFT ........................................................ 24 
1.6. Kết luận chƣơng...................................................................................................... 26 
CHƢƠNG 2: ................................................................................................................... 27 
NGHIÊN CỨU, TỔNG HỢP VẬT LIỆU BÁN DẪN HỮU CƠ DỰA TRÊN PHỨC 
CHẤT KIM LOẠI CHUYỂN TIẾP-PHTHALOCYANINE .................................... 27 
2.1. Các phƣơng pháp tính toán phiếm hàm mật độ cho bài toán MPc ................... 29 
2.1.1. Phƣơng pháp TD-DFT trên phần mềm Gaussian cho bài toán cấu trúc phân tử của 
MPc .................................................................................................................................. 29 
2.1.2. Phƣơng pháp DFT trên phần mềm Quantum-Espresso cho bài toán tinh thể β-
MPc .................................................................................................................................. 31 
2.2. Các phƣơng pháp thực nghiệm trong chế tạo vật liệu bán dẫn hữu cơ MPc ... 32 
2.2.1. Quy trình tổng hợp vật liệu bán dẫn hữu cơ MPc ................................................. 32 
2.2.2. Lắng đọng pha hơi tạo đơn tinh thể β-MPc ........................................................... 33 
2.2.3. Phƣơng pháp tính độ rộng vùng cấm quang của vật liệu bán dẫn hữu cơ β-MPc . 35 
2.3. Đánh giá tính chất của vật liệu bán dẫn hữu cơ -MPc ..................................... 36 
2.3.1. Vật liệu ZnPc ......................................................................................................... 37 
2.3.2. Vật liệu CuPc ......................................................................................................... 41 
2.4. Cấu trúc phân tử của vật liệu bán dẫn hữu cơ MPc dựa trên tính toán DFT và 
thực nghiệm .................................................................................................................... 44 
2.4.1. Cấu trúc phân tử và phổ IR của ZnPc .................................................................... 44 
2.4.2. Cấu trúc phân tử và phổ IR của CuPc ................................................................... 51 
 ii 
2.5. Cấu trúc điện tử của tinh thể β-MPc dựa trên tính toán DFT ........................... 56 
2.6. Phổ hấp thụ UV-VIS và độ rộng vùng cấm quang của vật liệu β-MPc ............. 62 
2.7. Kết luận chƣơng...................................................................................................... 65 
CHƢƠNG 3: ................................................................................................................... 66 
NGHIÊN CỨU CHẾ TẠO LINH KIỆN BÁN DẪN TRÊN CƠ SỞ CẤU TRÚC 
KIM LOẠI-BÁN DẪN-KIM LOẠI SỬ DỤNG VẬT LIỆU β-MPc ......................... 66 
3.1. Chế tạo linh kiện nhạy quang cấu trúc kim loại-bán dẫn hữu cơ-kim loại sử 
dụng vật liệu β-MPc ...................................................................................................... 66 
3.2. Đo lƣờng, đánh giá đặc trƣng linh kiện cấu trúc M-S-M sử dụng vật liệu β-
MPc ................................................................................................................................. 68 
3.2.1. Giản đồ năng lƣợng của cấu trúc M-S-M và đặc tuyến I-V .................................. 69 
3.2.2. Đặc trƣng dòng tối của linh kiện cấu trúc M-S-M sử dụng vật liệu bán dẫn hữu cơ 
-MPc .............................................................................................................................. 73 
3.3. Đáp ứng quang của linh kiện cấu trúc M-S-M trong vùng bƣớc sóng ngắn .... 76 
3.3.1. Dòng quang điện của linh kiện cấu trúc Ag-ZnPc-Ag đáp ứng với nguồn sáng có 
bƣớc sóng ngắn ................................................................................................................ 76 
3.3.2. Đặc tuyến của linh kiện Ag- ZnPc-Ag với nguồn sáng bƣớc sóng ngắn .............. 81 
3.4. Đáp ứng quang của linh kiện cấu trúc Ag-ZnPc-Ag trong vùng khả kiến ....... 87 
3.4.1. Đặc trƣng dòng quang điện của linh kiện Ag- ZnPc-Ag với nguồn sáng trắng .... 88 
3.4.2. Đặc tuyến của linh kiện Ag-ZnPc-Ag đáp ứng với nguồn sáng trắng .................. 92 
3.5. Kết luận chƣơng...................................................................................................... 97 
KẾT LUẬN LUẬN ÁN ................................................................................................. 98 
DANH MỤC CÁC CÔNG TRÌNH ĐÃ CÔNG BỐ CỦA LUẬN ÁN ...................... 99 
TÀI LIỆU THAM KHẢO ........................................................................................... 100 
Phụ lục A: Tinh thể -ZnPc và -CuPc ..................................................................... 110 
Phụ lục B: Định hƣớng chế tạo mạch INVERTER sử dụng vật liệu bán dẫn hữu cơ 
-MPc ............................................................................................................................ 112 
Phụ lục C: Một số kết quả thuật toán mật mã dƣới dạng mô phỏng ..................... 124 
 iii 
DANH MỤC TỪ VIẾT TẮT 
Ký hiệu Tiếng Anh Tiếng Việt 
CB Conduction Band Vùng dẫn 
DC DC power supply Nguồn điện một chiều 
DFT Density Functional Theory Lý thuyết phiếm hàm mật độ 
EF Fermi Energy Năng lƣợng Fermi 
EG Energy Bandgap Năng lƣợng vùng cấm 
MO Molecular Orbital Obital phân tử 
GTO Gaussian type orbital Obital kiểu Gauss 
HOMO 
Highiest Occupied Molecular 
Orbital 
Obital phân tử bị chiếm cao nhất 
IPC Intrinsic Polymer Conduction Polime dẫn thuần 
IR Infrared spectra Phổ hồng ngoại 
XRD X-Ray diffraction Nhiễu xạ tia X 
LUMO 
Lowiest Un-occupied Molecular 
Orbital 
Obital phân tử không bị chiếm 
thấp nhất 
SOMO Singly occupied molecular orbital 
Obital phân tử bị chiếm bởi một 
điện tử 
MOS Metal-Oxide-Semiconductor Cấu trúc kim loại-Oxit-Bán dẫn 
MOSFET Metal-Oxide-Semiconductor FET 
Transistor hiệu ứng trƣờng cấu 
trúc Kim loại – Oxide-Bán dẫn 
NMOS N-channel MOS transistor Transistor MOS kênh N 
OFET Organic Field Effect Transistor Transistor hiệu ứng trƣờng hữu cơ 
OTFT 
Organic Thin-film Field Effect 
Transistor 
Transistor hiệu ứng trƣờng màng 
mỏng hữu cơ 
OLED Organic Light Emitting Diode Điôt phát quang hữu cơ 
IPES Inverse photoemission spectroscopy Phổ phát xạ photon đảo 
OSC Organic solar cells Pin mặt trời hữu cơ 
PANi Polyaniline Poli-ani-lin 
PCB Printed Circuit Boards Bảng mạch in 
PMOS P-channel MOS transistor Transistor MOS kênh P 
RF Radio Frequency Tần số vô tuyến 
SEM Scanning Electron Microscopy Hiển vi điện tử quét 
TEM Transmission Electron Microscopy Hiển vi điện tử truyền qua 
UV-VIS Ultraviolet–visible spectroscopy Phổ tử ngoại-khả kiến 
VB Valance Band Vùng hóa trị 
VDS Drain-Source Voltage Điện thế nguồn-máng 
VGS Gate-Source Voltage Điện thế cổng-nguồn 
PWP Plane wave pseudopotential Giả thế sóng phẳng 
 iv 
DANH MỤC HÌNH VẼ 
Hình 1.1. Tốc độ tăng mức độ tích hợp transistor theo định luật Moore (Nguồn 
www.sciencedirect.com) [1]. ............................................................................................. 4 
Hình 1.2. Cấu trúc hóa học của phối tử phthalocyanine và phức chất với kim loại [18]. . 5 
Hình 1.3. Sự sắp xếp phân tử trong cấu trúc tinh thể dạng thù hình α và β [25]. ............. 9 
Hình 1.4. So sánh năng lƣợng tƣơng tác trong phân tử và liên phân tử [28]. ................. 10 
Hình 1.5. Sự tăng nhanh về số lƣợng công trình khoa học liên quan đến tƣơng tác điện 
tử π-π trong 5 thập kỷ gần đây [29]. ................................................................................ 11 
Hình 1.6. Cấu trúc phân tử benzene và trạng thái điện tử π bất định xứ [33]. ................ 12 
Hình 1.7. Các dạng hình học đặc trƣng của tƣơng tác điện tử π-π: tƣơng tác xếp chồng, 
tƣơng tác hình chữ T, tƣơng tác song song lệch và tƣơng tác song song toàn phần. ...... 13 
Hình 1.8. Các mô hình sắp xếp phân tử tiêu biểu trong tinh thể bán dẫn hữu cơ dựa trên 
tƣơng tác liên phân tử xếp chồng điện tử π-π [35]. ......................................................... 14 
Hình 1.9. Giản đồ năng lƣợng mô tả: Công thoát kim loại và lớp tiếp giáp kim loại-bán 
dẫn. .................................................................................................................................. 16 
Hình 1.10. Sự hình thành vùng điện tích không gian trong tiếp xúc p-n (a) và ống tia âm 
cực (b). ............................................................................................................................. 17 
Hình 1.11. Đồ thị logI-logV với đặc trƣng dòng điện SCLC không bẫy lƣợng tử [41]. . 19 
Hình 1.12. Đồ thị logI-logV với đặc trƣng dòng điện SCLC có mặt bẫy lƣợng tử [44]. 20 
Hình 1.13. Bẫy lƣợng tử nông và bẫy lƣợng tử sâu xuất hiện trong bán dẫn hữu cơ [47].22 
Hình 2.1. Cấu trúc hóa học của CuPc và ZnPc. .............................................................. 30 
Hình 2.2. Phản ứng tổng hợp phức chất MPc. ................................................................ 32 
Hình 2.3. Tổng hợp phức chất CuPc. (a) Cu(CH3COO)2 trong nitrobenzene, (b) hỗn hợp 
phản ứng trên máy gia nhiệt-khuấy từ, chất lỏng ổn định nhiệt độ bên ngoài bình phản 
ứng, (c) CuPc kết tủa sau khi làm nguội, (d) CuPc dạng bột. ......................................... 33 
Hình 2.4. Mô tả hệ lắng đọng pha hơi tạo tinh thể β-MPc (A) và giản đồ mô tả gradient 
nhiệt độ từng vùng trong hệ (B). ..................................................................................... 34 
Hình 2.5. Ảnh SEM của tinh thể ZnPc. (a) các tinh thể kích thƣớc micromet dạng hình 
kim, (b) (c) ảnh phóng đại một tinh thể, (d) hiển thị ảnh 3D của tinh thể trong hình c. . 37 
Hình 2.6. Cấu trúc phân tử ZnPc từ nhiễu xạ tia X đơn tinh thể. .................................... 38 
Hình 2.7. Cấu trúc hóa học của ZnPc, Pc và gốc isoindole. ............................................ 39 
Hình 2.8. Cấu trúc tinh thể β-ZnPc. (a) ô cơ sở; (b) quan sát theo trục b; (c) quan sát 
theo trục a; (d) quan sát theo trục c. ................................................................................ 39 
Hình 2.9. (a) Cấu trúc dạng “xƣơng cá” trong tinh thể ZnPc và chiều dài tinh thể theo 
hƣớng [010]. .................................................................................................................... 40 
Hình 2.10. Ảnh SEM của các tinh thể CuPc và độ phóng đại khác nhau. ...................... 41 
Hình 2.11. Cấu trúc phân tử từ nhiễu xạ tia X đơn tinh thể (a) và cấu trúc hóa học (b). 42 
Hình 2.12. Cấu trúc tinh thể β-CuPc. (a) ô cơ sở; (b) quan sát theo trục b; (c) quan sát 
theo trục a; (d) quan sát theo trụ ... perations 
A D M I Total
a 
Unknown point (kP, on-line precomputation) 
Binary affine - 0 95 191 977 286 23857 
Jacobian-affine - 0 95 191 2420 1 2500 
Binary 
NAF 
affine - 0 63 191 886 254 21206 
Jacobian-affine - 0 63 191 2082 1 2162 
Window 
NAF 
Jacobian-affine 4 3 41 193 1840 4
b 
2160 
Jacobian-Chudnovsky 5 7 38 192 1936 1 2016 
Fixed base (kP, off-line precomputation) 
Interleave Jacobian-affine 3,3 3 47 95 1203 1 1283 
Windowing Chudnovsky-affine & 
Jacobian-Chudnovsky 
5 38 37
c
+30
d 
0 801 1 881 
Windowing 
NAF 
Chudnovsky-affine & 
Jacobian-Chudnovsky 
5 38 38
c
+20
d
 0 676 1 756 
Comb Jacobian-affine 5 30 37 38 675 1 755 
Comb 2-
table 
Jacobian-affine 4 29 44 23 638 1 718 
a
Tổng chi phí phép nhân trƣờng số với giả định nghịch đảo I = 80M;  - Window of width 
b
Phép nghịch đảo đồng thời đƣợc sử dụng trong tính toán lại. c C + A → C. d J +C → J. 
Phép toán đƣờng cong elliptic (A – cộng điểm; D – nhân đôi điểm); Phép toán trƣờng số (M 
– Phép nhân; I – Nghịch đảo) 
Theo [131], với đƣờng cong Elliptic trên trƣờng hữu hạn 1922F cho thấy. Phép nhân 
điểm kP (192 – bit) trên đƣờng cong elliptic sử dụng phƣơng thức Binary NAF có 0 
points stored, 63 phép cộng điểm và 191 phép nhân đôi điểm đối với các phép toán 
đƣờng cong elliptic (đối với cả affine và jacobian-affine), 21206 số phép nhân trên 
trƣờng số (affine) và 2162 số phép nhân trƣờng số (jacobian-affine) (Bảng C.1). Với 
phép nhân điểm kP sử dụng các phƣơng thức khác (nhƣ Binary, Window NAF, 
Interleave, Windowing, Windowing NAF, Com, Comb 2-table) thì thuật toán hoạt động 
phải sử dụng tất cả các điểm trên (Bảng C.1). Trong chế độ hoạt động chuẩn, các phép 
 128 
toán đƣờng cong elliptic (cộng điểm và nhân đôi điểm) và các phép toán trƣờng hữu 
hạn (phép nhân, nghịch ảnh và bình phƣơng) thì phép nhân điểm kP sử dụng phƣơng 
thức Binary NAF tiêu tốn tài nguyên ít hơn hẳn so với phép nhân điểm kP sử dụng các 
phƣơng thức khác. Do ƣu điểm về hiệu quả của thuật toán, nên đã quyết định lựa chọn 
thiết kế, mô phỏng và layout mức Front – End cho kP. 
C.3. Đánh giá hiệu quả thực thi của thuật toán mật mã trên chíp FPGA 
C.3.1. Mô đun thuật toán mật mã đối xứng AES trên chíp FPGA 
Phƣơng án thiết kế thuật toán mật mã (AES 128 bit và nhân điểm kP 233 bit) là bằng 
công cụ Xilinx. Việc mô phỏng chạy thuật toán mật mã sử dụng mô phỏng Isim của 
công cụ Xilinx. Mục tiêu việc thiết kế này là làm tăng độ an toàn trong truyền thông 
mạng không dây RFID. 
Kết quả thuật toán mã hóa dữ liệu AES 128 bit là tối ƣu đƣợc sử dụng tài nguyên của 
chíp FPGA nhƣ đƣợc chỉ ra trong Bảng C.2. Chạy mô phỏng thuật toán mã hóa AES 
128 bit trên chíp FPGA (Spartan6 XC6SLX150T) với tốc độ 565000 ps cho cả mã hóa 
và giải mã đã cải thiện hiệu suất, tốc độ của thuật toán rất nhiều so với máy tính hoặc 
bằng phần mềm (Hình C.2, C.3). 
Hình C.2. Mạch RTL Schematic của mô 
đun AES 
Hình C.3. Kết quả mô phỏng chạy 
mạch AES bằng Isim 
Nhƣ vậy, thiết kế của thuật toán AES đƣợc tích hợp trên chíp FPGA sẽ giúp cải 
thiện đƣợc tốc độ thực hiện mã hóa và giải mã đối với truyền thông mạng không dây 
RFID rất nhiều. Nó giúp bảo vệ thông tin của ngƣời dùng và hệ thống rất nhiều, làm 
tăng đƣợc độ an toàn. 
Bảng C.2: Tổng thể tài nguyên của thuật toán AES trên chíp FPGA 
Device Utilization Summary (estimated values) 
Logic Utilization Used Available Utilization 
Number of Slice Registers 2808 184304 1% 
Number of Slice LUTs 4138 92152 4% 
Number of fully used LUT-FF pairs 2170 4776 45% 
Number of bonded IOBs 258 540 47% 
Number of Block RAM/FIFO 8 268 2% 
Number of BUFG/BUFGCTRLs 4 16 25% 
Đối với thuật toán AES thì tốc độ thuật toán cải thiện rất nhiều về tốc độ. Tốc độ 
AES chạy trên Spartan6 XC6SLX150T là 565000 ps cho cả mã hóa và giải mã. Tối ƣu 
đƣợc sử dụng tài nguyên của chíp FPGA nhƣ đƣợc chỉ ra trong Bảng C.2. 
C.3.2. Mô đun nhân điểm kP (233 – bit) dựa trên đƣờng cong Elliptic sử dụng 
phƣơng thức Binary NAF cho chíp FPGA 
 129 
Kết quả thiết kế mạch của thuật toán nhân điểm kP (233 bit) trên đƣờng cong elliptic 
trên chíp FPGA chiếm tài nguyên chíp (xem Bảng C.3) là kết quả khá tốt vì đã không 
chiếm hết tài nguyên của chíp Spartan6 XC6SLX150T. Chạy mô phỏng thuật toán nhân 
điểm kP (233 bit) trên chíp FPGA với tốc độ 467661900000 ps đã cải thiện hiệu suất, 
tốc độ của thuật toán rất nhiều so với trên máy tính hoặc thực thi bằng phần mềm 
(Hình C.4 và C.5). 
Hình C.4. Mạch RTL của kP (233-bit) 
trên FPGA 
Hình C.5. Kết quả chạy mô phỏng của 
thuật toán kP (233bit) 
Thuật toán kP (233bit), việc thiết kế trên chíp FPGA sẽ giúp tăng tốc độ xử lý tính 
toán. Đây là cơ sở để giúp chúng ta có thể thiết kế đƣợc những hệ mật, giao thức và 
những ứng dụng trong truyền thông bảo mật mạng không dây RFID sử dụng nhân điểm 
kP 233bit. 
Bảng C.3: Tổng thể tài nguyên của thuật toán kP (233-bit) trên chíp FPGA 
Logic Utilization Used Available Utilization 
Number of Slice Registers 3781 184304 2% 
Number of Slice LUTs 3647 92152 3% 
Number of fully used LUT-FF pairs 2643 4785 55% 
Number of bonded IOBs 474 540 87% 
Number of BUFG/BUFGCTRLs 1 16 6% 
Đối với thuật toán kP thì tốc độ thuật toán cải thiện rất nhiều về tốc độ. Tốc độ thuật 
toán kP (233 – bit) chạy trên Spartan6 XC6SLX150T 467661900000 ps 4.7 second 
để tính toán cho kP. Tối ƣu đƣợc sử dụng tài nguyên của chíp FPGA nhƣ đƣợc chỉ ra 
trong Bảng C.3. 
C.4. Thiết kế mức Front-End của nhân điểm kP (233-bit) dựa trên đƣờng cong 
Elliptic sử dụng phƣơng thức Binary NAF 
C.4.1. Kiến trúc kP (233 – bit) trên đƣờng cong elliptic sử dụng phƣơng thức 
Binary NAF 
 Kiến trúc của nhân điểm kP (233 – bit) trên ECC: 
Nhân điểm đƣợc tính toán theo công thức Q = kP (233-bit), với k là một số nguyên 
đƣợc biểu về dạng nhị phân theo thuật toán S.1 và tính toán Q = kP theo thuật toán C.2 
và )(),(),,(
22211 m
FEyxQyxP . Nó đƣợc tính bởi công k lần điểm P theo phƣơng trình 
(6): 
  
timesk
yxPyxPyxQ
 ),(...),(),( 111122 (6) 
 130 
Mức an toàn của ECC phụ thuộc vào độ khó của bài toán logarit rời rạc (Discrete 
Logarithm Problem – DLP). Đó là thực hiện tìm số nguyên k khi đã biết điểm P và Q. 
Nếu số nguyên k là một số ngẫu nhiên thực thì hệ mật ECC đƣợc thiết kế dựa trên nhân 
điểm kP có độ mật hoàn thiện. Hình C.5 đƣa ra mô hình các lớp thiết kế cho lõi nhân 
điểm kP (233 – bit) về phần cứng. Cụ thể, phần cứng bao gồm cứng cơ sở là số học 
trƣờng hữu hạn mF2 (với m = 233) và phần cứng thực hiện tính toán cho các phép toán 
trên đƣờng cong elliptic (cộng điểm, nhân đôi điểm và nhân điểm kP). Đây cũng là tiêu 
điểm mà tác giả cùng cộng sự tập trung nghiên cứu. Chi tiết cho một hệ mật ECC đƣợc 
thiết kế [1.14]: 
 Lớp 1: Các phép toán số học trƣờng hữu hạn, lớp này đƣợc thiết kế bao gồm các 
phép toán cộng, bình phƣơng và phần tử nghịch đảo trên trƣờng hữu hạn. 
 Lớp 2: Các phép toán trên đƣờng cong elliptic, lớp này đƣợc thiết kế bao gồm 
phép cộng điểm và nhân đôi điểm. 
 Lớp 3: Thuật toán nhân điểm kP (233 – bit) sử dụng phƣơng thức Binary NAF. 
Hầu hết các ứng dụng của thuật toán nhân điểm kP trong mật mã nhƣ là giao thức 
bảo mật, lƣợc đồ mã hóa/ giải mã, PKI Token, Các ứng dụng đƣợc thiết kế là lớp các 
ứng dụng dựa trên lõi phần cứng ECC này. 
Ở đây, tác giả tập trung chính vào từ lớp 1 đến lớp 3 phần cứng của thiết kế, chi tiết 
thiết kế này đƣợc thể hiện trong Hình C.6. Kiến trúc của nhân điểm kP (233 – bit) bao 
gồm khối điều khiển (Control unit). Khối này sẽ điều khiển các khối 
K233_ADDITION (gồm cộng điểm (Add Point) và nhân đôi điểm (Doubs Point)) và 
khối số học trƣờng hữu hạn (Finite field arithmetic 2332F : gồm các phép toán cơ sở) để 
thực hiện các tính toán trên đƣờng cong elliptic. 
Hình C.6: Kiến trúc phần cứng của nhân điểm kP (233-bit) trên ECC 
 Phân tích kiến trúc phần cứng của nhân điểm kP (233 – bit) trên ECC 
Số nguyên k – đầu vào (input): sử dụng phƣơng thức Non-Adjacent Form (NAF) 
theo thuật toán C.1, thuật toán này giúp chuyển đổi số nguyên k thành số nhị phân – 
Đây cũng chính là đầu vào cho khối điều khiển (Control unit). Sau đó theo thuật toán 
C.2, chi phí của nhân điểm kP (233 – bit) phụ thuộc vào độ dài của k và các số 1 trong 
biểu diễn nhị phân của k. Nếu bit là 1 thì thực hiên cộng điểm PQQ  (point 
addition). Nếu bit là -1 thì thực hiện PQQ  (cộng điểm Q với điểm - P). Nếu bit là 
0 thì thực hiện nhân đôi điểm. Khi đó, giảm số các bít 1 trong biểu diễn nhị phân của k 
 131 
theo phƣơng thức Binary NAF thì số các phép toán cộng điểm và nhân đôi điểm cũng 
giảm theo. Điều này nghĩa là tốc độ thực thi của nhân điểm kP (233 – bit) đƣợc cải 
thiện nhiều. 
Khối số học trường hữu hạn (Finite Field Arithmetic mF2 unit): Các phép toán 
đƣợc thực hiện là các hàm ADD (adder), MULT (Multiplier), SQU (square) và INV 
(inversion) của số học trƣờng hữu hạn ( mF2 , với m = 233) đƣợc sử dụng nhƣ là bộ vi xử 
lý số học hữu hạn trong [118]. 
Khối K233_ADDITION (K233_ADDITION unit): Cài đặt các hàm cộng điểm 
(Addition point) và nhân đôi điểm (Doubling point) theo công thức (1) và (2). Tác giả 
đã lựa chọn thuật toán để thực hiện tƣơng ứng cho công điểm và nhân đôi là các 
phƣơng thức point doubling và point addition (with 1,0,232 abaxxxyy , LD-
affine coordinates) có trong [118]. K233_ADDITION tính toán phép toán các giá trị tọa 
độ Q(x, y) mới sử dụng kiến trúc số học, các phép toán trƣờng hữu hạn và các phép 
toán đƣờng cong elliptic. 
Nguyên lý hoạt động: đầu tiên tín hiệu từ đầu vào (inputs (233-bit)) sẽ đƣợc truyền 
tới khối Control-unit. Tại đây sẽ đƣa ra quyết định chon k hoặc điểm P(x,y) để truyền 
tới khối K233_ADDITION hoặc khối Finite Field Arithmetic unit. Số nguyên k đƣợc 
chuyển đổi nhị phân bởi thuật toán binary algorithm polynomials (thuật toán này đƣợc 
thực hiện theo phƣơng thức Binary NAF). Sau khi chuyển đổi hoàn thành, k sẽ đƣợc 
chuyển lại khối Control unit để thực hiện các phép toán đƣờng cong elliptic (point 
addition or point doubling). Nếu k = 1 thì thực hiện Q = Q + P. Nếu k = -1 thì thực hiện 
Q = Q + (- P). Nếu k = 0 thì thực hiện tính toán Q = 2Q. Khi thực hiện tính toán trên 
đƣờng cong elliptic sẽ gọi các phép toán số học trƣờng hữu hạn ( 2332F ). Tại điểm kết 
thúc của quá trình xử lý này, kết quả điểm đầu ra Q(x,y) của kP (233 – bit) đạt đƣợc tại 
K233_ADDITION. 
C.4.2. Thiết kế Back-end của thuật toán nhân điểm kP (233 – bit) dựa trên 
đƣờng cong elliptic sử dụng phƣơng thức Binary NAF 
Quá trình tổng hợp mạch RTL cho thuật toán nhân điểm kP (233 – bit) sử dụng công 
cụ Cadence Encounter (R) RTL Compiler. Kết quả đạt đƣợc số các gate cơ bản, năng 
lƣợng tiêu thụ và thời gian hoạt động của mạch sử dụng trên nền tảng các phần tử cơ 
bản của thƣ viện FreePDK45nm, cụ thể: 
Bảng C.4 chỉ ra kết quả thiết kế mạch cho lõi (core) kP (233-bit) sử dụng 36530 
cells. Cụ thể thành phần first_component có 15381 logic gates, second_component có 
190 logic gates và third_component có 190 logic gates. Nghĩa là năng lƣợng tiêu thụ 
tổng cho lõi core kP (233-bit) là 1406330952.610 nW = 1406.3 mW. 
Bảng C.4: Năng lượng tiêu thụ kP (233-bit) sử dụng phương thức Binary NAF 
Instance Cells 
Leakage 
Power(nW) 
Dynamic 
Power(nW) 
Total 
Power(nW) 
top_K233_point_ 
multiplication 
36530 794508.199 1405536444.410 1406330952.610 
 theComp 33131 685629.264 1086749328.700 1087434957.960 
 first_component 15381 368121.108 589487177.560 589855298.668 
 Divider 9027 187743.034 336741964.581 336929707.615 
 Multiplier 4063 117252.348 249690097.341 249807349.689 
 data_path 3973 115285.075 246171293.195 246286578.270 
 132 
Instance Cells 
Leakage 
Power(nW) 
Dynamic 
Power(nW) 
Total 
Power(nW) 
lambda_square_computation 
190 4019.790 90374.871 94394.661 
 inst_reduc 190 4019.790 90374.871 94394.661 
csa_tree_sub_116_24_groupi 
5282 42549.490 1022002.057 1064551.547 
 subdec_sub_117_18 1438 18233.600 181838.220 200071.821 
 second_component 190 4019.790 81119.627 85139.417 
 inst_reduc 190 4019.790 81119.627 85139.417 
 third_component 190 4019.790 80292.408 84312.198 
 inst_reduc 190 4019.790 80292.408 84312.198 
Bảng C.5: Tổng số cell của lõi kP (233-bit) (sử dụng thư viện FreePDK45) 
Type Instances Area Area (%) 
Sequential 3767 38892.768 32.7 
Inverter 8560 12212.594 10.3 
Buffer 9179 21540.401 18.1 
Logic 15024 46375.757 39.0 
Total 36530 119021.519 100.0 
Timing slack: 879ps 
Bảng C.5 chỉ ra chi tiết mạch kP (233-bit) sử dụng các logic gate của freePDK45nm 
và miền diện tích của logic gate đƣợc sử dụng cho mạch, chẳng hạn: sử dụng 376 gates 
AND2X1 với diện dích 882,284 nm, 8325 gates INVX1 với diện tích 11720,767 nm. 
Các kết quả cũng gồm 3767 sequential với diện tích 38892,768 nm, chiếm 32.7%; 8560 
inverters với diện tích 12212,594 nm, chiếm 10.3%; 9179 buffers với diện tích 
21540,401 nm ,chiếm 18.1%; 15024 logical với diện tích 46375.757nm, chiếm 39.0%. 
Nghĩa là, diện tích của lõi kP (233-bit) đạt đƣợc 119021,519 µm2 = 0.119 mm2 và 
timing slack trên các cell là 879ps. Kết quả này chỉ ra tính khả thi thực hiện layout cho 
mạch kP (233-bit) trong ứng dụng thực tế. 
C.4.3. Thiết kế front-end của thuật toán kP (233-bit) dựa trên đƣờng cong 
elliptic sử dụng phƣơng thức Binary NAF 
Hình C.7 là kết quả chỉ ra quá trình xử lý placement và routing, metal fill, 
optimization và verification đối với lõi nhân điểm kP (233-bit) sử dụng phƣơng thức 
Binary NAF. 
Theo Sujoy Sinha Roy cùng cộng sự, với bộ vi xử lý Tiny ECC (Tiny ECC 
Processor) đƣợc thiết kế và đóng gói mức ASIC, thì có thể đƣợc tối ƣu đƣợc năng 
lƣợng cài đặt ECC, nhƣng trong công bố của ông cùng cộng sự thì mới chỉ đạt đƣợc với 
thuật toán kP trên trƣờng 1632F [131], [133]. Trong nghiên cứu này, kết quả năng lƣợng 
tiêu thụ lõi kP (233-bit) sử dụng phƣơng thức Binary NAF cũng đƣợc cải thiện nhiều so 
với thuật toán nhân điểm kP sử dụng phƣơng thức Binary NAF trong [131], [133]. Điều 
này cũng đƣợc so sánh với công bố của Echeverri [131], [133], thiết kế của chúng tôi 
đạt đƣợc mật độ 96.7% của tổ hợp gates cao hơn trong công bố của Echeverri (công bố 
của Echeverri và nhóm cộng sự là 75.76%). Mật độ cao này theo đó sẽ giảm kích cỡ 
của các cell và giúp giảm năng lƣợng tiêu thụ và cải thiện đƣợc hiệu suất cho các ứng 
dụng mật mã sử dụng nhân điểm kP (233-bit). 
 133 
Hình C.7: a) Quá trình place cell mạch của core kP (233-bit); b) Thiết kế và layout 
mạch của core kP (233-bit) 
Thuật toán nhân điểm kP (233-bit) dựa trên đƣờng cong elliptic sử dụng phƣơng thức 
Binary NAF đƣợc sử dụng nhƣ là khối phần cứng cơ bản để xây dựng cho các kiến trúc 
của ECC, kiến trúc của tác giả cùng cộng sự có nhiều ƣu điểm bao gồm nhƣ: 
(1) Tăng tốc độ hoạt động hơn hăn khi thuật toán hoạt động ở dạng phần mềm hoặc 
phần sụn. 
(2) Giảm số lƣợng các tính toán nên diện tích mạch giảm. 
(3) Năng lƣợng tiêu thụ thấp. 
(4) Mức bảo mật cao hơn khi thuật toán đƣợc cài đặt trong phần sụn và phần mềm.